• 한국음향학회지
• /
• 제20권6호
• /
• pp.87-93
• /
• 2001

본 논문에서는 일반적인 코드분할 다중화 시스템을 위해 저자가 제안하였던 유사 역상관기를 변형하여 광대역 코드분할 다중화 시스템에 적합한 수신기를 설계하고, 백색 가우시안 채널 환경에서 성능을 분석하고 있다. 설계된 수신기에서는 판단변수에 포함되어 있는 다중사용자 간섭신호를 분석하여, 송신된 신호의 각 비트에 대응되는 상호상관행렬을 얻게 된다. 이 상호상관행렬을 역변환시킨 후, 기존의 수신기에서 얻어진 판단변수에 적용한다. 이렇게 해서 수신기의 성능을 향상시킬 수 있다. 제안된 수신기는 연속해서 3비트를 받은 후에 바로 검출과정을 수행할 수 있다는 잇점이 있다. 지연시간이나 반송파 위상 오차가 존재하는 상황에서 설계된 수신기의 성능변화를 백색 가우시안 채널에서의 여러 가지 시뮬레이션을 통해서 확인하였다. 그 결과 여기에서 제안한 수신기가 기존 수신기나, 병렬 간섭제거기에 비해 성능이 우수하다는 것을 알 수 있었다.

• 전기전자학회논문지
• /
• 제19권2호
• /
• pp.168-175
• /
• 2015

본 논문은 잔상효과를 이용해서 동영상 표출이 가능한 회전형 LED 전광판을 위한 FPGA 설계 기법을 제안한다. 제안된 기법은 역감마 보정과 오차 확산 방식을 이용한 데이터 보정 과정, 블록 인터리빙 과정, 데이터 시리얼 출력 과정 등의 3가지 과정으로 구성된다. 역감마 보정과 오차 확산 방식을 이용한 데이터 보정 과정은 영상 데이터를 선형 휘도 특성으로 변환하기 위한 역감마 보정과 역감마 보정에 의해 발생하는 저계조 휘도 감소 현상을 줄이기 위해 오차 확산 방식을 이용한 영상 데이터를 보정하는 단계이다. 영상 데이터 블록 인터리빙 과정은 가로열로 입력되는 프레임의 데이터를 입력순서에 맞추어 저장한 후, 세로열에 해당하는 데이터만을 읽어내는 단계이다. 데이터 시리얼 출력 과정은 고속으로 회전하는 LED Bar에 표출해야 할 데이터를 전송하기 위해서 회전 위치에 해당하는 병렬 데이터를 시리얼로 변환하여 LED Driver IC에 전송하는 단계이다. 제안된 FPGA 설계 기법의 정확성을 평가하기 위해서 FPGA는 Xilinx 사의 Spartan 6 계열의 XC6SLX45-FG484를 사용하였고 설계 툴은 ISE 14.5를 사용하였다. 역감마 및 오차확산 보정작업에 대한 정확한 동작, 블록 메모리 인터리빙 동작, 영상 데이터의 시리얼화 동작 등에 대하여 목표로 한 설정값과 시뮬레이션 결과값이 일치함을 확인 할 수 있었다.

• 정보처리학회논문지A
• /
• 제14A권2호
• /
• pp.107-116
• /
• 2007

본 논문에서는 Reed-Muller 전개식에 의한 다치 논리 회로의 구성에 관한 한 가지 방법을 제시하였다. 먼저, Perfect Shuffle 기법과 Kronecker 곱에 의한 다치 논리함수의 입출력 상호연결에 대하여 논하였고, GF(4)의 가산회로와 승산회로를 이용하여 다치 Reed-Muller 전개식의 변환행렬과 역변환행렬을 실행하는 기본 셀을 설계하였다. 이 기본 셀들과 Perfect Shuffle과 Kronecker 곱에 의한 입출력 상호연결 방법을 이용하여 다치 Reed-Muller 전개식에 의한 다치 논리 회로를 구현하였다. 제시된 다치 Reed-Muller 전개식의 설계방법은 모듈구조를 기반으로 하여 행렬변환을 이용하므로 동일한 함수에 대하여 타 방법과 비교하여 간단하고 회로의 가산회로와 증산회로를 줄이는데 매우 효과적이다. 제안된 다치 논리회로의 설계방법은 회선경로 선택의 규칙성, 간단성, 배열의 모듈성과 병렬동작의 특징을 가진다.

• 정보처리학회논문지A
• /
• 제9A권3호
• /
• pp.271-280
• /
• 2002

본 논문에서는 Perfect Shuffle 기법과 Kronecker 곱에 의한 다치 신호처리회로의 입출력 상호연결에 대하여 논하였고, 다치 신호처리회로의 입출력 상호연결 방법을 이용하여 유한체 GF$(p^m)$상에서 다치 신호처리가 용이한 다치 Reed-Muller 전개식의 회로설계 방법을 제시하였다. 제시된 다치 신호처리회로의 입출력 상호연결 방법은 모듈구조를 기반으로 하여 행렬변환을 이용하면 회로의 가산게이트와 승산게이트를 줄이는데 매우 효과적임을 보인다. GF$(p^m)$상에서 다치 Reed-Muller 전개식에 대한 다치 신호처리회로의 설계는 GF（3）상의 기본 게이트들을 이용하여 다치 Reed-Muller 전개식의 변환행렬과 역변환행렬을 실행하는 기본 셀을 설계하였고, 다치 신호처리회로의 입출력 상호연결 방법을 이용하여 기본 셀들을 상호연결하여 실현하였다. 제안된 다치 신호처리회로는 회선경로 선택의 규칙성, 간단성, 배열의 모듈성과 병렬동작의 특징을 가지므로 VLSI 화에 적합하다

• 한국정보통신학회논문지
• /
• 제15권3호
• /
• pp.613-623
• /
• 2011

본 논문에서는 Perfect Shuffle에 의한 5치 논리 회로의 구성에 관한 한 가지 방법을 제시하였다. 먼저, Perfect Shuffle 기법과 Kronecker 곱에 의한 5치 논리함수의 입출력 상호연결에 대하여 논하였고, GF(5)의 가산회로와 승산회로를 이용하여 5치 Reed-Muller 전개식의 변환행렬과 역변환행렬을 실행하는 기본 셀을 설계하였다. 이 기본 셀들과 Perfect Shuffle과 Kronecker 곱에 의한 입출력 상호연결 방법을 이용하여 5치 Reed-Muller 전개식에 의한 5치 논리 회로를 구현하였다. 제시된 5치 Reed-Muller 전개식의 설계방법은 모듈구조를 기반으로 하여 행렬변환을 이용하므로 동일한 함수에 대하여 타 방법과 비교하여 간단하고 회로의 가산회로와 승산회로를 줄이는데 매우 효과적이다. 제안된 5치 논리회로의 설계방법은 회선경로 선택의 규칙성, 간단성, 배열의 모듈성과 병렬동작의 특징을 가진다.

• 정보보호학회논문지
• /
• 제13권6호
• /
• pp.33-43
• /
• 2003

본 논문에서는 이산 웨이블릿 변환(Discrete Wavelet Transform, DWT) 기반의 영상 압축기와 연동하여 동작할 수 있는 실시간 워터마킹 알고리즘을 제안하였다. 제안된 알고리듬은 워터마크 위치 결정을 위한 계산량을 줄이기 위해 이산 웨이블릿 변환의 특징인 부대역간의 에너지 상관도를 이용하여 통계적으로 형성한 룩-업 테이블을 사용한다. 즉, 레벨-1 부대역의 에너지 값에 의해 레벨-3 부대역의 임계치를 룩-업 테이블에서 찾아 그 이상의 계수들에 워터마크를 삽입한다. 따라서 DWT 기반의 영상 압축을 위한 연산에 영향을 미치지 않고 워터마킹을 위한 연산이 병렬적으로 이루어짐으로써 실시간 워터마킹이 가능하다. 또한 손실 압축인 양자화 과정과 허프만 코더에서의 압축율을 고려하여 워터마크를 삽입함으로써 워터마크의 손실과 영상 압축기의 성능을 향상시켰다. 삽입되는 워터마크는 시각적으로 인지가 가능한 특정 로고 형태의 이진 영상을 사용하였다. 본 논문에서 제안되는 기법은 실험 및 결과를 통해서 워터마킹의 요구조건인 강인함(Robustness)과 비인지성(Imperceptibility)를 만족시킴을 확인하였다.

• 대한전자공학회논문지
• /
• 제26권5호
• /
• pp.10-17
• /
• 1989

마이크로와 광대역증폭기용 유손실 정합회로를 설계하기 위한 새로운 방법을 제시한다. 이 방법은 트랜지스터를 모델링 없이 측정된 산란계수를 이용하여 표시하며, 유손실 정합회로를 무손실 정합회로 사이에 유손실 직렬 임피던스 또는 병렬 어드미턴스가 삽입된 구조로 생각한다. 증폭기의 이득과 반사계수사이의 선형관계식을 유도하고 이를 이용하여 적절한 이득과 반사계수를 선택하는 법을 제시한다. 증폭기의 이득 및 반사계수와 유손실 정합 소자의 임피던스 사이에는 쌍 일차 변환의 관계가 있으며 일정 이득 원이나 일정 반사계수원을 임피던스 평면 또는 스미스 차트에 그려 적절한 정합 소지값을 선택 할 수 있다. 본 논문에서 제안된 방법이 유용함을 보이기 위하여 증폭기설계 예를 제시하였다.

• 대한전자공학회논문지SD
• /
• 제39권12호
• /
• pp.1062-1070
• /
• 2002

본 논문은 가변길이 다중비트 코딩 알고리듬을 제안하고 DCT/IDCT(이산여현변환/역이산여현변환)설계에의 적용 과정을 제시한다 가변길이 다중 비트 코딩은 일반적인 Booth's알고리듬과 같이 중첩에 의한 다중비트 코딩을 가변적인 방법을 사용하여 그 중 2의 멱승이 되는 부분 즉 2k의 SD(Signed Digit)을 생성하는 방법이다. 이렇게 발생된 SD는 곱셈에 있어서 2k의 부분적(Partial Product)을 생성하게 되고 이로 인해 필요한 하드웨어는 단순한 덧셈기와 쉬프트 연산에 필요한 플립플롭만 필요하게 되므로 설계과정에 있어서 칩의 면적과 속도 면에서 효율적인 방법이다. 본 논문에서는 이 알고리듬의 정의 및 증명과정과 실제 알고리듬 적용을 위한 DCT/IDCT의 설계방법을 논의하고 제작한 IDCT의 결과에 대해 논의한다. 설계된 IDCT칩은 병렬 고속 처리를 위한 8개의 PE(Processing Element)와 하나의 전치 메모리를 사용한 방법으로 54MHz에서 400Mpixels/sec의 동작속도를 가지며 HDTV 및 MPEG 디코더에 적용하여 동작을 검증하였다.

• 대한전자공학회논문지SP
• /
• 제40권6호
• /
• pp.106-113
• /
• 2003

Modified Discrete Cosine Transform (MDCT)와 역변환인 IMDCT는 서브밴드 및 변환 코딩 기법에서 시간 영역 에일리어징 제거(Time Domain Aliasing Cancellation)를 기반으로 하는 분석/합성 필터 뱅크로서 채택되고 있으며, MPEG 오디오 표준의 레이어-Ⅲ에서 가장 많은 연산 량을 필요로 한다 본 논문에서는 MDCT/IMDCT를 효율적으로 계산할 수 있는 새로운 알고리즘을 제안하였다. 제안한 알고리즘은 DCT를 이용하여 MDCT/IMDCT를 계산하는 알고리즘에 기반을 두고 있기 때문에, MDCT/IMDCT 계산을 위해 두 개의 DCT-Ⅱ를 이용한다. 더불어, 제안한 알고리즘은 4로 나누어지는 길이의 입력을 갖는 MDCT/IMDCT의 계산에도 적용할 수 있다. 제안한 알고리즘은 계산 복잡도 면에서 기존의 알고리즘들과 비교하여 적은 계산 량을 필요로 하며, 구조적인 면에서 병렬적인 구조로 나타낼 수 있기 때문에, VLSI 구현에 매우 적합하다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1098-1103
• /
• 2013

본 논문은 직렬 RLC 정합과 저항 궤환 회로를 이용하여 설계한 중심 주파수 8 GHz를 갖는 저잡음 증폭기를 제안한다. 제안하는 LNA는 입력 정합에 Degenerate inductor를 사용하여 $S_{21}$이 넓은 대역폭을 지니고 있고, 병렬로 구성된 회로를 직렬 공진 회로로 변환함으로써 입력 정합 회로를 등가회로로 축약하여 해석을 하였다. 저항 궤환 회로와 입력 RLC 정합이 모두 사용되어 제안하는 LNA는 최대 8.5 dB의 $S_{21}$(-3 dB 대역폭은 약 3.5 GHz), 잡음 지수로 5.9 dB, IIP3로는 1.6 dBm 값을 가지며, 1.2 V에서 7 mA를 소모한다.