• 제목/요약/키워드: 병렬 압축 알고리즘

검색결과 54건 처리시간 0.019초

PRML Read Channel용 고효율, 저전력 FIR 필터 칩 (Highly Efficient and Low Power FIR Filter Chip for PRML Read Channel)

  • Jin Yong, Kang;Byung Gak, Jo;Myung Hoon, Sunwoo
    • 대한전자공학회논문지SD
    • /
    • 제41권9호
    • /
    • pp.115-124
    • /
    • 2004
  • 본 논문은 고효율, 저전력을 갖는 PRML 디스크 드라이브 읽기 채널용 6비트, 8탭의 FIR 필터 칩을 제안한다. 제안된 필터는 병렬처리 구조를 채택하고 있으며 4단의 파이프라인으로 구성되어 있다. 곱셈 연산을 위하여 수정 부스 알고리즘을 사용하였으며 덧셈 연산을 위하여 압축회로 로직을 사용하였다. 전력 소모를 줄이기 위하여 CMOS 패스-트랜지스터 로직을 사용하였으며 싱글-레일 로직을 이용하여 칩의 면적을 감소시켰다. 제안된 필터는 실제 칩으로 구현되었으며 3.3V 전원을 공급하여 100MHz에서 120mV의 전력을 소비하고 1.88×1.38 ㎟의 면적을 차지한다. 구현된 필터는 유사 선폭의 공정을 사용한 기존구조에 비해 약 11.7%의 전력이 감소하였다.

ASIP을 위한 움직임 추정 전용 연산기 구조 및 명령어 설계 (Motion Estimation Specific Instructions and Their Hardware Architecture for ASIP)

  • 황성조;선우명훈
    • 대한전자공학회논문지SP
    • /
    • 제48권3호
    • /
    • pp.106-111
    • /
    • 2011
  • 본 논문은 H.264나 MPEG4등, 다양한 영상압축 코덱을 지원할 수 있는 ME ASIP의 전용 IME 명령어와 재구성 가능한 하드웨어 구조를 제안한다. 제안하는 전용의 명령어와 하드웨어 가속기는 HD급의 고화질 영상을 지원할 수 있는 성능을 가지고 있다. 제안하는 IME명령어는 다수의 병렬 연산과 패턴 정보를 이용한 연산기 제어를 통하여 전역탐색을 비롯한 각종 고속 탐색 알고리즘을 지원한다. 제안한 하드웨어 구조는 256개의 Processor Elements로 구성되어 있는 Processor Element Group (PEG) 하나당 77,860 게이트를 가진다. 16개의 PEG로 구성된 ASIP은 160MHz의 동작 주파수를 가지고 있으며, HD급 1080p의 해상도를 가지는 영상을 실시간으로 동작 시킬 수 있다.

H.264/AVC를 위한 CAVLC 엔트로피 부/복호화기의 VLSI 설계 (VLSI architecture design of CAVLC entropy encoder/decoder for H.264/AVC)

  • 이대준;정용진
    • 한국통신학회논문지
    • /
    • 제30권5C호
    • /
    • pp.371-381
    • /
    • 2005
  • 본 논문에서는 동영상의 실시간 부/복호화를 위한 하드웨어 기반의 CAVLC 엔트로피 부/복호화기 구조를 제안한다. H.264/AVC의 무손실 압축 기법인 내용기반 가변길이 부호화(Context-based Adaptive Variable Length Coding)는 이전 표준의 기법과 다른 알고리즘을 채용하여 높은 부호화 효율과 복잡도를 가지고 있다. 이를 하드웨어 구조로 설계하기 위하여 메모리 재사용 기법을 적용하여 리소스를 최적화 하였으며, 지금까지 제시된 여러 엔트로피 부/복호화 구조 중 휴대용 기기에 적합한 성능 대비 리소스를 가지는 구조를 선택하고 이를 병렬 처리 구조로 설계하여 부호화 성능을 향상시켰다. 구현된 전체 모듈은 Altera사의 Excalibur 디바이스를 이용하여 검증하고 삼성 STD130 0.18um CMOS Cell Library를 이용하여 합성 및 검증하였다. 이를 ASIC으로 구현할 경우 부호화기는 150Mhz 동작주파수에서 CIF 크기의 동영상을 초당 300프레임 이상 처리하며 복호화기는 140Mhz 동작주파수에서 CIF 크기의 동영상을 초당 250 이상 처리할 수 있다. 본 결과는 하드웨어 기반의 H.264/AVC 실시간 부호화기와 복호화기를 설계하기에 적합한 하드웨어 구조임을 보여준다.

무선 센서 네트워크에서 효율적인 집계 질의 처리 (Efficient Processing of Aggregate Queries in Wireless Sensor Networks)

  • 김정준;신인수;이기영;한기준
    • Spatial Information Research
    • /
    • 제19권3호
    • /
    • pp.95-106
    • /
    • 2011
  • 최근 무선 센서 네트워크에서 센서로부터 원하는 데이타를 가져오는 네트워크 내 집계 질의처리 기법에 대한 연구가 활발히 진행되고 있다. 기존의 대표적인 네트워크 내 집계 질의 처리 기법들은 집계 질의 처리를 위해 라우팅 알고리즘과 데이타 구조를 제안하고 있다. 그러나 이러한 기법들은 센서 노드들의 에너지 소모가 크고, 질의 처리 결과 정확도가 떨어지고, 또한 질의 처리 시간이 오래 걸리는 문제점들을 가지고 있다. 본 논문에서는 이러한 기존 집계 질의 처리 기법들의 문제점을 해결하고 무선 센서 네트워크에서 보다 효율적인 집계 질의 처리를 위해 BPA(Bucket-based Parallel Aggregation)를 제시하였다. BPA는 질의 영역을 센서 노드 분포에 따라 쿼드 트리로 구성하여 집계 질의를 병렬로 처리하고, 각 센서 노드로 하여금 데이타를 이중 전송하게 함으로써 전송 오류로 인한 데이타 손실을 줄인다. 또한, BPA는 집계 질의 처리시 버켓 기반의 데이타 구조를 이용하고 이러한 버켓 데이타 구조를 버켓내 데이타 개수에 따라 적응적으로 분할 및 합병한다. 특히 버켓내 데이타 크기를 줄이기 위해 데이타를 압축하고 데이타 전송 횟수를 줄이기 위해 필터링을 수행한다. 마지막으로 센서 데이타를 이용한 다양한 실험을 통해 본 논문에서 제안하는 BPA의 우수성을 입증하였다.