• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.443-444
• /
• 2015

본 논문에서 제안된 충 방전기는 입 출력 절연을 통하여 안전성 향상하였고 3개의 변압기를 1차 측은 직렬로 연결하여 변압기에 권선비를 줄임으로써 충 방전기의 소형 및 경량화를 성취하였고 2차 측을 병렬 연결하여 스위칭 소자에 걸리는 전류 스트레스를 감소 시켰으며 컨버터 절연부에 직렬 공진형 Soft Switching 방식을 적용하여 높은 스위칭 주파수에서도 충 방전기에 고효율화가 가능함을 검증하였다. 본 논문에서 제안하는 내용은 PSIM를 이용한 시뮬레이션 결과로 그 타당성을 입증하였다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2004.05a
• /
• pp.405-408
• /
• 2004

본 논문에서는 FPGA와 마이크로프로세서를 이용하여 One Board화된 무선 콘트롤러 시스템의 기저대역부를 설계 하였다. 송신부에서는 컴퓨터와 연결된 마이크로프로세서부에서 컴퓨터를 통해 입력된 데이터를 병렬로 FPGA부로 전송하여 PN_code를 이용한 대역확산 거쳐 전송하고, 수신부에서는 대역역확산를 사용하여 데이터를 다시 수신측 마이크로프로세서를 통해 확인하였다. FPGA 설계는 Xilinx사의 FPGA 디자인 툴인 Xilinx Foundation3.1을 사용하였으며, FPGA configuration을 위한 타이밍 시뮬레이션을 수행하였고. Xilinx사의 SPARTAN2 2S100PQ208칩에 downloading 한 후 Agilent사의 1681A logic analyzer를 사용하여 설계된 회로의 동작을 확인 하였다. 또한 데이터의 입출력을 CPU부를 통해 컴퓨터에서 모니터링 할 수 있도록 설계하였다.

• Proceedings of the KIPE Conference
• /
• 2016.11a
• /
• pp.169-170
• /
• 2016

여러 분산 발전 시스템으로 구성된 마이크로그리드는 계통 연계 모드에서 부하의 수요에 담당하게 되고, 계통 사고가 발생할 시 독립 운전 모드로 동작을 해야 한다. 본 논문에서는 독립운전 모드 동작 시 제어 방식 중에서 유, 무효 전력제어를 통한 적절한 전력 분담을 실현하기 위한 드룹제어 방식을 다룬다. 이 방식은 선로 임피던스가 복합 성분으로 구성되어 있거나 불 평형 일 경우 여러 문제로 유,무효 전력 분담의 오차를 발생 시킨다. 이에 대하여 가상임피던스를 추가함으로써, 복합적 불 평형 임피던스에 기인한 유,무효 전력 분담의 오차를 해결 하여, 시스템의 유,무효 전력 분담을 개선 하고자 하였다. 또한, 비선형 부하 시 고조파의 문제를 비례-공진 제어기를 이용하여 고조파를 저감 할 수 있도록 하였다. 이에 PSIM 시뮬레이션과 실험을 통하여 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2015.11a
• /
• pp.195-196
• /
• 2015

본 논문에서는 전기자동차 긴급구난용 급속충전 병렬능동클램프 고효율 절연형 DC/DC 컨버터를 제안한다. ZVS 턴온동작하여 스위칭손실을 저감하고, 능동클램프 스위칭소자에 대한 스위칭주파수와 전류를 저감시킬 수 있도록 토폴로지의 개선과 함께 제어기법을 도입한 20kW급 전기자동차 급속충전 전력변환시스템을 제안하고, 이에 대한 유효성을 시뮬레이션 및 실험을 통해 검증한다.

• Proceedings of the KIPE Conference
• /
• 2015.11a
• /
• pp.223-224
• /
• 2015

도시철도에서 사용하는 전력공급 장치는 대부분 다이오드를 이용하여 전차선(DC)에 공급하고 있으며, 다이오드 특성상 단방향 전력공급이 가능하기 때문에 전동차의 회생제동으로 발생하는 회생 전력을 재사용 할 수 없는 단점을 가지고 있다. 따라서 본 논문에서는 전동차에서 발생하는 회생전력을 교류 모선으로 환원시켜주기 위하여 사이리스터를 이용한 양방향 더블컨버터를 제안한다. 더블컨버터의 제어 목적은 전차선의 부하에 따라 전압을 일정하게 유지시키면서 부하 조건에 따라 안정적인 모드 전환을 하는 것이다. 이를 위하여 더블컨버터의 병렬로 운전을 통하여 순차적인 모드 전환을 위한 알고리즘을 더블컨버터 시뮬레이션을 적용하여 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2015.11a
• /
• pp.229-230
• /
• 2015

본 논문은 1MW 급 DC ESS 용 전력변환장치 개발에 관한 논문이다. 제안된 회로의 구성은 대용량 Thyristor Rectifier 와 부하사이의 DC에 연결되어 배터리를 충전과 회생시키는 buck-boost 컨버터로 구성된다. 전력변환 장치는 Interleaved를 적용하여 500kW / 2병렬으로 구성하였다. 시뮬레이션 및 실험을 통하여 전력변환장치의 설계를 진행 하였으며 장비 적용의 타당성 및 성능을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2010.11a
• /
• pp.222-223
• /
• 2010

KSTAR NBI 시스템은 플라즈마의 온도를 높여 주기 위해 고 에너지의 중성 입자빔을 만들어서 토카막 플라즈마에 투입시키기 위한 중성 입사 장치이다. NBI 아크 전원 공급장치는 토카막 내부에 플라즈마를 만들어 주는 역할을 하는데 본 논문에서는 3상 다이오드 정류기, LC필터, 2.4kW급 6 병렬 벅 컨버터로 설계하여 시뮬레이션과 실험을 통하여 확인 하였다.

• Proceedings of the KIPE Conference
• /
• 2010.11a
• /
• pp.46-47
• /
• 2010

일반적인 스위칭 콘버터의 교류 시변 특성을 시불변 회로로 변환시키는 페이저변환 기법이 차츰 널리 쓰이고 있으나 정적 응답특성을 구하는 데에 주로 국한되고 있다. 본 논문에서는 페이저변환 이론을 확장하여 단상, 다상의 모든 AC콘버터(DC-AC, AC-DC, AC-AC)와 모든 직병렬 공진형 콘버터(DC-DC)의 동적 응답특성을 일반적으로 구할 수 있는 새로운 이론을 제안한다. 본 논문에서는 복소 턴 비율(complex turn-ratio)을 갖는 전자변압기와 허수의 저항을 갖는 회로에 페이저변환을 적용하기 위해, 복소 라플라스변환을 도입하였다. 이를 통해 교류 콘버터 회로를 해석하고, 시뮬레이션을 통해 타당성을 검증하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.219-222
• /
• 2015

하드웨어 검증은 하드웨어 디자인 단계에서 필수 요소이다. 하드웨어 검증은 시뮬레이션 방식과 에뮬레이션 방식으로 나뉘며, 상대적으로 빠른 에뮬레이션 방식을 이용해 최종적으로 하드웨어를 검증한다. 하지만 에뮬레이션 방식 역시 실제 하드웨어의 동작과 비교하면 상당히 느린 편이다. 본 연구는 보다 빠른 에뮬레이션이 가능한 Xilinx의 하이브리드 에뮬레이션 디바이스 Zynq의 성능을 정량화하여 에뮬레이션 장비와 실제 하드웨어 장비의 성능을 비교 및 분석한다. Zynq의 비교 대상으로는 이와 유사한 하드웨어 구조 및 사양을 가진 상용 디바이스 Tegra3를 비교하였다. 실험 결과 Zynq는 Tegra3에 비해 벤치마크의 수행에 있어서 상대적으로 낮은 성능을 보였다. 하지만 Zynq는 에뮬레이션 환경인 것을 감안하면 병렬성이나 벤치마크 실행 속도 측면에서 기존의 에뮬레이션 환경보다 높은 성능을 보여 주었다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.5C
• /
• pp.654-654
• /
• 2004

본 논문에서는 이산웨이블렛 변환을 이용한 영상 압축 프로세서를 하드웨어로 구현하였다. 웨이블렛 변환을 위하여 필터뱅크 및 피라미드 알고리즘을 이용하였고 각 필터들은 FIR 필터로 구현하였다. 병렬구조로 이루어져 동일 클럭 싸이클에서 하이패스와 로패스를 동시에 수행함으로써 속도를 향상시킬 뿐 아니라 QMF 특성을 이용하여 DWT 연산에 필요한 승산기의 수를 절반으로 줄임으로써 하드웨어 크기를 줄이고 이용효율 또한 높일 수 있다. 다중 해상도 분해 시 필요한 메모리 컨트롤러를 하드웨어로 구현하여 DWT 계산이 수행되므로 이 융자는 단순한 파라메터 입력만으로 효과적인 압축율을 얻을 수 있도록 구조적으로 설계하였다. 실시간 영상압축 프로세서의 성능 예측을 위하여 MATLAB을 통하여 시뮬레이션 하였고, VHDL을 이용하여 각 모듈들을 설계하였다. 설계한 영상압축기는 Leonaro-Spectrum에서 합성하였고, ALTERA FLEX10KE(EPF10K100 EFC256) FPGA에 이식하여 하드웨어적으로 동작을 검증하였다. 설계된 부호화기는 512×512 Woman 영상에 대하여 33㏈의 PSNR값을 갖는다. 그리고 설계된 프로세서를 FPGA 구현 시 35㎒에서 정상적으로 동작한다.