• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1999년도 춘계학술대회 논문집
• /
• pp.174-178
• /
• 1999

병렬/분산 시뮬레이션은 시뮬레이션의 수행 속도를 높이려는 시도로서 많이 연구되고 있는 분야이다. 기존의 병렬/분산 시뮬레이션 연구에서는 주로 시뮬레이션 속도를 향상시키려는 동기화 기법에 대해 연구의 초점이 맞추어져 왔다. 따라서 전문가가 아니면 병렬 모델을 만들기 매우 힘든 문제점이 있었다. 본 논문에서는 병렬/분산 시뮬레이션을 위한 GUI 기반의 모델링 및 시뮬레이션 환경을 제시한다. 제시된 환경에서는 사용자가 모델기술을 GUI기반으로 쉽게 할 수 있고 병렬 시뮬레이션을 위해 모델을 자동으로 파티션 및 수행 코드를 발생시켜준다. 따라서 비전문가도 쉽게 분산 시뮬레이션을 할 수 있도록 자동화 할 수 있다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권3호
• /
• pp.85-90
• /
• 2015

본 논문에서는 새로운 병렬 이벤트구동 로직 시뮬레이션 기법을 제안한다. 제안한 예측에 기반한 병렬 이벤트구동 시뮬레이션 기법은 병렬 이벤트구동 시뮬레이션에서 다른 로컬시뮬레이션과의 연동 과정에서 사용되는 입력값과 출력값에 실제값과 예측값을 함께 사용함으로써 성능 향상의 제약 요소인 동기 오버헤드 및 통신 오버헤드를 크게 감소시킬 수 있다. 본 논문에서 제안한 예측기반 병렬 이벤트구동 로직 시뮬레이션의 유용함은 다수의 디자인들에 적용한 실험을 통하여 확인할 수 있었다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제8권3호
• /
• pp.57-64
• /
• 2019

본 논문에서는 이벤트구동 게이트수준 타이밍 시뮬레이션의 성능 향상 및 디버깅 효율성 크게 높일 수 있는 공간적 부분시뮬레이션 전략이 적용된 효율적인 예측기반 병렬 시뮬레이션 기법을 제안한다. 제안된 기법은 병렬 이벤트구동 로컬시뮬레이션들의 입력값과 출력값에 대한 빠르면서도 정확한 예측을 달성하기 위해서, 공간적 부분시뮬레이션 전략을 추상화 상위수준 시뮬레이션에 적용하여 정확한 예측 데이터를 빠르고 즉각적으로 생성해낸다. 공간적 부분시뮬레이션 전략이 적용된 예측기반 병렬 게이트수준 타이밍 시뮬레이션은 성능 평가를 위하여 사용된 6개의 벤치마크 설계들에 대하여 제일 일반적인 순차 이벤트구동 게이트수준 타이밍 시뮬레이션에 비하여 평균 약 3.7배, 상용화된 멀티코어 기반의 병렬 이벤트구동 게이트수준 타이밍 시뮬레이션에 비해서는 평균 9.7배, 그리고 기존의 가장 우수한 예측기반 병렬 이벤트구동 게이트 수준 타이밍 시뮬레이션 결과에 비해서도 평균 2.7배의 시뮬레이션 성능이 향상됨을 확인할 수 있었다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제5권12호
• /
• pp.439-446
• /
• 2016

본 논문에서는 예측기반 병렬 이벤트구동 게이트수준 타이밍 시뮬레이션의 성능 개선을 위한 효율적인 예측정확도 향상 전략을 제안한다. 제안된 기법은 병렬 이벤트구동 로컬시뮬레이션들의 입력값과 출력값에 대한 예측을 이중으로 예측할 뿐만 아니라, 특별한 상황에서는 동적으로 예측할 수 있게 한다. 이중 예측은 첫번째 예측이 틀린 경우에 두번째 정적 예측 데이터로써 새로운 예측을 시도하게 되며, 동적 예측은 실제의 병렬 시뮬레이션 실행 과정 도중에 동적으로 축적되어진 지금까지의 시뮬레이션 결과를 예측 데이터로 활용하는 것이다. 제안된 두가지의 예측정확도 향상 기법은 병렬 시뮬레이션의 성능 향상의 제약 요소인 동기 오버헤드 및 통신 오버헤드를 크게 감소시킨다. 이 두가지 중요한 예측정확도 향상 방법을 통하여 6개의 디자인들에 대한 예측기반 병렬 이벤트구동 게이트수준 타이밍 시뮬레이션이 기존 통상적 방식의 상용 병렬 멀티-코어 시뮬레이션에 비하여 약 5배의 시뮬레이션 성능이 향상됨을 확인할 수 있었다.

• 전자통신동향분석
• /
• 제13권5호통권53호
• /
• pp.1-10
• /
• 1998

최근 들어 병렬 컴퓨터 시스템의 설계를 평가하기 위한 컴퓨터 시뮬레이션이 활발하게 연구되고 있다. 본 고는 컴퓨터 시뮬레이션 과정에 포함되는 여러 가지 작업 부하 생성 방법에 대해 살펴본다. 각 방법에 대한 정의, 특징을 살펴본 후 대표적인 구현 사례를 요약해본다. 먼저 분포 구동 시뮬레이션 방법과 이를 위하여 사용되는 시뮬레이션 언어에 대해 살펴본 후, 트레이스를 이용하는 추적 구동 시뮬레이션 방법과 병렬 컴퓨터 시스템용 트레이스를 생성하는 방법에 대해서 알아본다. 마지막으로 최근에 각광 받고있는 수행구동 시뮬레이션 방법과 프로그램 구동 시뮬레이션에 대하여 살펴본다.

• 정보처리학회논문지A
• /
• 제10A권2호
• /
• pp.111-122
• /
• 2003

군사용 워게임 시뮬레이션 모델들의 상호연동을 위해서는 국제표준연동(HLA : High Level Architecture)구조를 반드시 갖추어야하며 타 모델과 연동시 발생되는 시스템 오버헤드를 줄이기 위해서는 병렬 시뮬레이션 엔진 도입이 효과적이다. 그러나 기존 군사용 워게임 시뮬레이션 모델엔진의 이벤트 처리는 순차적 이벤트-드리븐 방식으로 처리하고 있다. 이는 병렬로 처리 시 글로벌 자료영역에 대한 동시참조등의 문제점들이 발생하기 때문이다. 아울러 기존 시뮬레이션 플랫폼으로 다중 CPU 시스템을 사용하여도 여러 개의 CPU를 다 활용하지 못하는 결과를 초래하고 있다. 따라서 이 논문에서는 군사용 워 게임 모델의 시스템 처리능력 향상과 글로벌 자료 영역에 대한 동시참조, 대외적인 시뮬레이션 시간처리, 장애 회복(Crash Recovery)시 병행 처리된 이벤트들의 순서를 보장 할 수 있는 객체모델에 기반한 병렬 시뮬레이션 엔진으로의 전환을 제안한다 이 전환된 병렬 시뮬레이션 엔진은 다중 CPU 시스템(SMP)상에서도 병렬 실행이 가능하도록 설계하고 구현하였다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2017년도 제55차 동계학술대회논문집 25권1호
• /
• pp.39-40
• /
• 2017

소나 영상 시뮬레이션은 실시간 처리를 위해 병렬처리를 사용하여 연산성능을 증대시키고 있다. 하지만 모듈 간 병렬처리, 영상처리 알고리즘, 방대한 데이터 처리와 같은 시뮬레이션에 적용되는 작업은 성능향상을 위한 최적의 연산장치와 병렬처리 기법이 달라 실시간 처리를 위한 최적화가 어렵다. 본 논문에서는 효율적인 소나 영상 시뮬레이션의 개발을 위해 연산장치 및 병렬처리 기법에 따른 기술을 분류하고 실제 적용된 사례들을 소개한다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권5호
• /
• pp.147-152
• /
• 2015

일반적으로 병렬 이벤트구동 시뮬레이션의 대표적 동기화 방법으로는 비관적 동기화 방식과 낙관적 동기화 방식이 있는데, 본 논문에서는 예측기반 병렬 이벤트구동 로직 시뮬레이션에서 이 두 가지 동기화 방식들을 혼용한 간헐적 동기화를 통한 시뮬레이션 성능 향상 기법을 제시한다. 제안되는 간헐적 동기화 방식은 예측기반 병렬 이벤트구동 로직 시뮬레이션에서 자주 일어나는 틀린 예측과 연관된 체크포인트 오버헤드 및 재실행 오버헤드를 최소화할 수 있어 시뮬레이션 성능 향상에 매우 효과적인데, 이를 다양한 실제 디자인들에 적용한 실험을 통하여 확인할 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제5권2호
• /
• pp.196-208
• /
• 1999

본 논문에서는 시뮬레이션 속도 향상을 위하여 VHDL(Very high speed integrated circuit Hardware Description Language)로 기술된 디지털 회로 시뮬레이션을 위한 병렬 분산 VHDL 시뮬레이터(Parallel Distributed VHDL Simulator : PDVS)를 개발한다. 개발된 프로그램을 대규모 병렬 프로그래밍 환경에서도 수행될 수 있도록 하기 위해서 표준 통신 라이브러리인 MPI(Message Passing Interface)를 이용하여 구현된다. PDVS 의 전체적인 시스템구성도, PDVS 에 사용된 시뮬레이션 프로토콜, 전역가상시간 계산 메카니즘 및 논리적 프로세스의 내부 구성요소들간의 관계와 PDVS의 제어 흐름도를 제시한다. 그리고 본 연구에서는 병렬 분산 시뮬레이션의 병렬성 정도를 분석하기 위하여 디지털 회로의 크기 변화와 처리되는 사건수(grain size)의 변화에 따른 성능 결과를 제시한다. 이 연구에서 4배크기의 디지털 회로를 적용한 경우는 프로세서를 12개 사용할 때에 8배의 속도향상을 얻었다. 그리고 처리되는 사건의 수가 200인 경우는 프로세서를 32개 사용할 때에 12배의 속도향상을 얻었다. 또한 동일한 방법을 SGI Origin 2000, Cray T3e 및 IBM SP2에 적용함으로서 그 성능의 간접적인 비교결과도 제시한다.

• 한국컴퓨터정보학회논문지
• /
• 제26권1호
• /
• pp.11-17
• /
• 2021

본 논문에서는 순수 함수형 언어로 작성된 쌍방시뮬레이션 알고리듬의 성능을 멀티코어 프로세서 컴퓨터에서 병렬화로 향상시키는 방법을 연구한다. 이 병렬화에 있어 핵심 아이디어는 순수 함수형 프로그램의 참조 투명성을 십분 활용하면 병렬화가 전혀 고려되지 않고 작성된 초기 구현으로부터 최소한의 수정만으로 성능 개선 효과를 기대할 수 있다는 것이다. 초기 구현과 병렬화 구현 둘 다 순수 함수형 언어인 하스켈로 작성되었다. 초기 구현을 병렬화할 때 변화는 아주 적어서 병렬화된 구현에서도 초기 구현의 프로그램 구조가 거의 그대로 유지되었다. 벤치마크를 통해 제시된 간단한 병렬화만으로도 초기 구현과 비교해 두 배 이상의 성능 개선을 확인했다. 또한, 병렬화와는 별개의 최적화 기법인 메모이제이션이 적용된 버전의 쌍방시뮬레이션 구현에도 같은 방식의 병렬화를 적용함으로써 마찬가지로 성능을 개선할 수 있음을 확인하였다.