• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (1)
• /
• pp.649-651
• /
• 2004

본 논문은 메모리 집적도의 증가로 인해 많이 발생하는 이웃 패턴 감응 고장에 대한 효율적인 테스팅 방법을 제안하고 있다. 기존의 테스팅 방법에서는 비트 단위의 순차적인 셀 어레이 접근으로 인해 결함 검출율과 테스팅 시간에 있어서 문제를 가지고 있다. 이러한 문제들을 본 논문에서는 이웃 패턴 감응 고장을 효율적으로 검출 할 수 있는 타일 방식으로 셀 어레이를 구분하여 이웃 셀의 영역을 제한한다 그리고 기본 셀과 이웃 셀에 필요한 패턴을 병렬로 입출력시킬 수 있는 병렬 접근 디코더와 검출기를 설계함으로써 전체 테스팅 시간을 줄이고 결함 검출율을 높일 수 있는 방법을 제안한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권3_4호
• /
• pp.186-193
• /
• 2003

최근 몇 년 동안 디지털 시스템이 복잡성은 아주 빠르게 증가하고 있다. 비록 반도체 제조업자들이 제품에 대한 신뢰성을 높이려고 노력하고 있지만 어느 때에 시스템이 어딘가에서 결함이 발생할 것이라는 것을 알기는 불가능하다. 이렇듯이 회로가 복잡화함에 따라 테스트 생성(test generation)에 대한 잘 정리되어 있고 자동화된 방법이 필요하게 되었다. 하지만 현재 광범위하게 사용하고 있는 방법중 대부분은 한번에 하나씩의 패턴만을 넣어서 처리하는 방식이다. 이는 각각의 결함에 대해서 탐색하는데 많은 시간을 낭비하게 된다. 본 논문에서는 Exhaustive 방법을 사용하는 테스트 패턴 생성 방법 중에서 분할 기법을 적용하여 테스트 패턴을 생성한다. 또한 이 패턴을 이용하여 병렬로 패턴을 삽입함으로써 더욱 빠르게 결함을 발견할 수 있는 방법을 설계 및 구현한다.

• 한국통신학회논문지
• /
• 제19권6호
• /
• pp.1038-1045
• /
• 1994

본 논문에서는 CAM에서 발생하는 모든 PSF(Pattern Sensitive Fault)를 검사하기 위한 알고리즘과 테스트회로를 설계하였다. 즉, 짧은 시간에 최소의 부가회로를 이용하여 외부의 장비에 의존하지 않고 테스트하는 내장 테스트회로를 설계하였다. 부가적으로 첨가된 회로로는 병렬비교기와 오류검출기가 있고, 병렬테스팅을 위해서 수정된 디코더를 사용하였다. 또한, 효과적인 테스트패턴을 구하기 위해 Eulerian path의 구성방법에 대해서도 연구를 수행하였다. 결과적으로, 본 논문에서 사용한 알고리즘을 사용하면 워드수에 관계없이 324+2b(b:비트수) 만큼의 동작으로 CAM의 모든 내용을 테스트할 수 있다. 전체 회로중에서 테스트회로가 차지하는 면적은 약 7.5%정도가 된다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제27권2호
• /
• pp.108-119
• /
• 2000

병렬 프로그램 테스팅을 위한 기존의 연구는 대부분 프로그램 수행 중에 얻어진 이벤트 트레이스(event trace)를 바탕으로 재수행성을 보장하는데 중점을 두고 있다. 반면에 개발과정에서 만들어진 요구/설계 명세로부터 테스팅을 위한 이벤트 시퀀스를 생성하는 방법에 대한 연구는 빈약한 실정이다. 이 논문에서는 통신 소프트웨어 개발 분야에서 광범위하게 사용되는 메시지 순차도(MSC)로부터 병렬 프로그램의 모듈 테스팅을 위한 이벤트 시퀀스를 생성하는 방법을 제시한다. 명세로부터 이벤트 시퀀스를 생성하기 위해서는 명세 내에 묵시적으로 포함되어 있는 이벤트들과 그들 간의 선후관계를 파악해야 한다. 이를 위해서 이 연구에서는 프로그램 수행 중에 이벤트들의 발생 순서를 결정하기 위해 사용해오던 논리시간 벡터(logical time stamp)를 MSC 명세에 적용함으로써 이벤트 간의 선후관계를 추출한다. 또한 이를 바탕으로 이벤트 시퀀스를 자동 생성하는 방법을 제시하고 전화 통화 예제를 사용해서 제시한 방법의 효용성을 보인다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제27권6호
• /
• pp.607-617
• /
• 2000

동시에 수행 가능한 여러 개의 스레드들로 구성된 병렬 프로그램은 본질적으로 비결정성을 내포하고 있다. 따라서, 이러한 비결정성에 기인한 비반복성때문에 순차적 프로그램을 위해 개발되었던 기존의 테스팅 테스팅 방법이나 디버깅 방법을 병렬 프로그램에 그대로 적용할 수 없다. 이 논문에서는 Java 다중 스레드 프로그램의 재수행성을 보장하기 위하여 대상이 되는 프로그램을 원시코드 수준에서 변환하는 방법을 제시한다. 일단 변환 규칙에 따라 변경이 된 프로그램은 주어진 동기화 메소드 시퀀스를 강제적으로 반복 수행할 수 있어 오류의 원인을 찾는 노력을 줄일 수 있다. 또한, 재실행하고자 하는 동기화 메소드 시퀀스가 실제 주어진 프로그램에서 수행 가능한지를 판별하는 방법을 제시한다.

• 한국통신학회논문지
• /
• 제17권7호
• /
• pp.666-676
• /
• 1992

본 논문에서는 RAM에서 발생하는 모든 PSF(Pattern Sensitive Fault)를 검사하기 위한알고리즘과 테스트회로를 제안하였다. 기존의 테스트회로와 사용된 알고리즘은 RAM셀들을 연속적으로 테스트하거나 메모리의 2차원적 구조를 사용하지 못했기 때문에 많은 테스트 시간이 소요되었다. 본 논문에서는 기존의 RAM회로에 테스트를 위한 부가적인 회로를 첨가하여 병렬적으로 RAM을 테스트 하는 방법을 제안하였다. 부가적으로 첨가된 회로로는 병렬 비교기와 오류 검출기, 그룹 선택회로 이고 병렬 테스팅 위해서 수정된 디코더를 사용하였다. 또한, 효과적인 테스트 패턴을 구하기 위해 Eulerian경로의 구성방법에 대해서도 연구를 수행하였다. 결과적으로, 본 논문에서 사용한 알고리즘을 사용하면 b x w=n의 매트릭스 형태로 표현되는 RAM을 테스트하는데 325*워드라인 수 만큼의 동작이 필요하게 된다. 구현한 각 회로에 대해서 회로 시뮬레이션을 수행한 후 10 bit*32 word Testable RAM을 설계하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권2호
• /
• pp.135-149
• /
• 2000

병렬 프로그램 테스팅을 위한 기존의 연구는 대부분 프로그램 수행 중에 얻어진 이벤트 트레이스를 바탕으로 재수행성을 보장하는데 중점을 두고 있다. 반면에 개발과정에서 만들어진 요구 명세로부터 테스트 케이스를 생성하는 방법에 대한 연구는 빈약한 실정이다. 본 연구에서는 통신 소프트웨어 개발분야에서 광범위하게 사용되는 메시지 순차도(MSC)로 작성된 명세로부터 병렬 프로그램의 모듈 테스팅을 위한 테스트 케이스를 자동으로 생성하는 방법을 제안하고 생성된 테스트 케이스를 이용하여 실제 테스팅을 수행할 수 있는 환경을 개발하였다. 명세로부터 테스트 케이스를 자동으로 생성하기 위해서는 명세 내에 묵시적으로 포함되어 있는 이벤트들과 그들 간의 선후 관계를 파악해야 하는데 이를 위해서 본 연구에서는 논리시간벡터를 MSC 명세에 적용하기 위한 방법을 제안하여 이벤트간의 선후 관계인 이벤트 시퀀스를 추출하고 이를 테스트 케이스로 사용한다. 생성된 테스트 케이스는 TTCN 형태로 기술되고 이는 다시 CHILL 소스 코드 형태로 변환되어 테스트 대상이 되는 모듈과 상호 동작하면서 테스팅 대상 모듈의 동작이 기술된 요구 명세의 내용과 합치하는 지를 검사한다. 본 연구에서 개발한 테스팅 방법은 통신소프트웨어 개발 과정에서 산출된 MSC 명세로부터 테스트 케이스를 추출함으로써 테스팅을 위해 별도의 명세를 작성할 필요가 없다. 또한, 논리 시간 벡터를 적용하여 이벤트 시퀀스를 자동 생성할 뿐만 아니라 생성된 이벤트 시퀀스는 시스템 전체의 이벤트 시퀀스로써 독자적인 테스팅 방법으로 사용될 수 있다. TNF-$\alpha$ and NO. These findings suggest that compounds 6 and 11 are modulating various elements of the host immune response.%로서, carbofuran 단독투여와 carbofuran과 PB 또는 3-MC 투여사이에 대사산물의 종류는 같았으나 생성율에는 큰 차이가 있었다. 이와 같은 결과는 쥐에 carbofuran 투여 후 PB나 3-MC를 투여함으로써 carbofuran의 대사가 빠르게 이루어지고, 주 대사산물 중3-hydroxycarbofuran보다 독성 이 낮은 3-ketocarbofuran으로의 대사가 빠르게 이루어지기 때문에 carbofuran의 독성이 경감되어 쥐가 생존할 수 있는 것으로 판단된다.시장젓갈${\lrcorner}$에는 글루타민산, leucine, alanine, lysine의 4종류, ${\ulcorner}$반찬젓갈${\lrcorner}$에는 글루타민산, leucine, alanine의 3종류, ${\ulcorner}$일본병조림젓갈${\lrcorner}$은 글루타민산이 현저하게 많다.회하였다.ollowed fro all Sullungtang samples from Hanwoo. The results showed that the overall quality of Sullungtang significantly decreased

• 한국정보처리학회논문지
• /
• 제4권8호
• /
• pp.1987-1994
• /
• 1997

ATM 교환기 소프트웨어 품질 특성은 신뢰성이 높고 기능성, 확장성 및 유지 보수성이 조아야만 한다. 소프트웨어의 개발 과정이나 설계 후에 이러한 품질 특성이 만족되었는지의 여부를 평가하고 검증하는 테스팅 도구들은 많이 개발되어 왔으나 ATM 관련 소프트웨어의 품질 평가 도구는 기능성에서 뒤떨어지고 품질면에서도 부적합하다. 본 논문에서는 CHILL 언어로 작성된 ATM 교환기 소프트웨어를 대상으로 이를 평가하기 위한 테스팅 분석자료, 디버깅 및 유지 보수 정보를 제공하는 정적 도구를 설계하여 구현한다. 이 도구는 입력 프로그램에 대한 높은 가시성을 제공하여 병렬 프로세싱에 관한 정보를 통계표와 그래프로 나타내는 특성을 갖는다.

• 대한전자공학회논문지SD
• /
• 제38권7호
• /
• pp.493-502
• /
• 2001

기존의 논리 테스팅에 비하여 여러 가지 장점을 가지는 전류 테스팅을 위하여 새로운 내장형 전류 감지 회로를 설계하였다. 본 논문에서 제안된 내장형 전류 감지 회로는 시험 대상 회로에서 발생하는 전류와 인버터의 전류 발생 특성에 의해 복사되어진 전류를 비교함으로서 시험 대상 회로의 고장 존재 여부를 감지하여 Pass/Fail 신호로 발생시킨다. 설계된 회로는 차동 증폭 형태의 증폭기와 비교기로 이루어져 있으며, 시험 대상 회로의 전류를 복사해 내기 위한 인버터를 포함하고 있어서 총 10개의 트랜지스터와 3개의 인버터를 사용한다. 본 논문에서 제안된 내장형 전류 감지 회로는 고장 테스트를 위하여 별도의 클럭을 사용하지 않는다. 또한 모드 선택이 필요하지 않아 on-line 테스팅이 가능하며, Pass/Fail 신호를 칩의 외부로 전달하는 출력단자 하나를 제외하고는 별도의 제어단자가 필요하지 않은 장점을 가진다. HSPICE를 사용한 컴퓨터 모의 실험을 통하여 시험 대상 회로에 삽입된 고장을 정확하게 검출해 낼 수 있음을 확인하였다. 제안된 내장형 전류 감지 회로가 칩의 전체 면적에서 차지하는 면적소모는 8×8 병렬 승산기를 시험 대상 회로로 사용한 경우에 약 4.34 %로 매우 작아서 내장형 전류 감지회로에 의한 면적 소모에 대한 부담은 거의 없는 것으로 측정되었다.

• 정보처리학회논문지D
• /
• 제10D권6호
• /
• pp.999-1010
• /
• 2003

프로그램 슬라이싱은 프로그램의 특정 지점에 나타난 변수의 값에 영향을 미치는 문장들을 프로그램으로부터 추출하는 방법이다. 프로그램 슬라이싱은 프로그램 디버깅, 프로그램 테스팅, 프로그램 통합, 병렬 프로그램 실행, 소프트웨어 메트릭스, 역공학, 유지보수 등 여러 응용 분야에 적용할 수 있다. 본 논문에서는 포인터 변수, 포인터 변수가 참조하는 객체, 배열, 구조체가 같은 복잡한 자료구조가 나타나는 프로그램에서 정확한 슬라이스를 추가하기 위한 알고리즘을 제안한다. 복잡한 자료구조가 나타나는 프로그램 상에서 객체의 보다 더 정확한 정적 분석 정보를 생성하기 위해 객체 참조상태 그래프를 제안하고, 그 효율성을 보였다.