• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.46 no.5
• /
• pp.154-161
• /
• 2009

Recently, as many functional blocks are integrated on a small area the high speed integrated circuits emerge as a critical electromagnetic interferer which causes mal-function of adjacent circuitries and lowers the sensitivity of the wireless receivers. Therefore, it is necessary to devise an precise analyzing tool to pinpoint the major electromagnetic noise contributor among the internal circuit blocks of high speed IC's. This paper presents the design, fabrication, and measurement results of the high resolution magnetic field probe which can measure the current density on the IC surface. In order to achieve the high resolution, the magnetic field probe is fabricated using 3-metal semiconductor process so that its thickness is reduced by 10% than that of conventional works. Through the magnetostatic analysis and EM simulation, spatial resolution and sensitivity to the nonmagnetic field components are analyzed. Experimentally, it is found that the fabricated probe can measure the current density on the IC surface with $210{\mu}m$-spatial-resolution.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.132-132
• /
• 2000

Cu는 Al에 비하여 낮은 저항(1.8 $\mu$$\Omega$-cm)과 높은 EM 저항성을 가지고 있어 미래의 고속 ULSI 배선물질로 그 중요성이 더욱 증가되고 있으며, 현재까지 많은 연구가 진행되고 있다. 따라서, 본 논문에서는 이러한 방법들을 고려하여 CVD Cu의 문제점인 낮은 성장률의 개선과 Cu 박막의 특성을 향상하고자 수소 플라즈마 공정을 이용하여 plasma 전처리가 초기 Cu 핵생성에 미치는 영향에 대하여 연구하였다. 본 실험에 사용된 장비는 Cu RPCVD/MOCVD이다. 초기 Cu 핵의 생성에 있어서의 수소 플라즈마의 효과를 조사하기 위하여 다음과 같은 3가지의 방법으로 행하였다. 첫 번째는 Cu 박막 형성에서 플라즈마를 사용하지 않은 방법, 두 번째는 플라즈마 전처리공정을 행한 뒤, Cu 박막 증착시 플라즈마는 사용하지 않은 방법, 세 번재는 플라즈마 전처리공저을 행한 뒤 Cu 증착시에도 플라즈마를 사용한 방법이다. 이 세가지 방법의 핵생성 차이를 분석하기 위해서 각각 10초, 20초, 40초 증착시킨 후 grain의 크기와 개수를 비교하였다. 또한 플라즈마의 power에 따른 Cu 핵생성율도 조사하였다. 수소 전처리동안 working pressure는 10분 동안 1 torr로 유지되었으며 substrate의 온도는 20$0^{\circ}C$, r.f.power는 100watt로 설정하였다. Cu RPCVD의 증착조건은 r.f.power는 10watt, substrate의 온도는 20$0^{\circ}C$, gas pressure는 1 torr, Ar carrier gas는 50sccm, hydrogen processing gas는 100sccm, bubbler 온도는 4$0^{\circ}C$, gas line의 온돈느 6$0^{\circ}C$, shower head의 온도는 $65^{\circ}C$로 설정하였다. 증착된 Cu 박막은 SEM, XRD, AFM를 통해 제작된 박막의 특성을 비교.분석하였다. 초기 plasma 처리를 한 경우에는 그림 1에서와 같이 현저히 증가한 초기 구리 입자들이 관측되었으며, 이는 도상 표면에 활성화된 catalytic site의 증가에 기인한다고 보여진다. 이러한 특성은 Cu films의 성장률을 향상시키고, 또한 voids를 줄여 전기적 성질 및 surface morphology를 향상시키는 것으로 나타났다.

• Journal of the Microelectronics and Packaging Society
• /
• v.29 no.2
• /
• pp.11-18
• /
• 2022

Recently, as flexible electronic device-related technologies have received worldwide attention, the development of wiring and bonding technologies using liquid metals is required in order to improve problems such as formability in the manufacturing process of flexible devices and performance and durability in the bending state. In response to these needs, various studies are being conducted to use gallium and gallium-based alloys (eutectic Ga-In and eutectic Ga-In-Sn, etc.) liquid metals, with low viscosity and excellent electrical conductivity without toxicity, as low-temperature bonding materials. In this paper, the latest research trends of low-temperature bonding technology using gallium and gallium-based alloys are summarized and introduced. These technologies are expected to become important base technologies for practical use in the fields of manufacturing flexible electronic devices and low-temperature bonding in microelectronic packages in the future.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2001.07a
• /
• pp.100-103
• /
• 2001

In this study, the adhesion and thermal property of the electroless-deposited Cu thin film were investigated. The multilayered structure of Cu/TaN/Si was fabricated by electroless-depositing the Cu thin layer on the TaN diffusion barrier which was deposited by MOCVD on the Si substrate. The thermal stability was investigated by measuring the resistivity as post-annealing temperature far the multilayered Cu/TaN/Si specimen which was annealed at Ar gas. The adhesion property of Cu 171ms was evaluated by the scratch test. The adhesion of the electroless-deposited Cu film was compared with other deposition methods of thermal evaporation and sputtering. The scratch test showed that the adhesion of electroless plated Cu film on TaN was better than those of sputtered Cu film and evaporated Cu film.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.5
• /
• pp.43-50
• /
• 2004

The clock skew is one of the major constraints for high-speed operation of synchronous integrated circuits. In this paper, we propose a hierarchical partitioning based clock network design algorithm called Advanced Clock Tree Generation (ACTG). Especially new effective partitioning and refinement techniques have been developed in which the capacitance and edge length to each sink are considered from the early stage of clock design. Hierarchical structures obtained by parhtioning and refinement are utilized for balanced clock routing. We use zero skew routing in which Elmore delay model is used to estimate the delay. An overlap avoidance routing algorithm for clock tree generation is proposed. Experimental results show significant improvement over conventional methods.

• Journal of Powder Materials
• /
• v.22 no.3
• /
• pp.208-215
• /
• 2015

Fe-TiC composite powders were fabricated by planetary ball mill processing. Two kinds of powder mixtures were prepared from the starting materials of (a) (Fe, TiC) powders and (b) (Fe, $TiH_2$, Carbon) powders, respectively. Milling speed (300, 500 and 700 rpm) and time (1, 2, and 3 h) were varied. For (Fe, $TiH_2$, Carbon) powders, an in situ reaction synthesis of TiC after the planetary ball mill processing was added to obtain a homogeneous distribution of ultrafine TiC particulates in Fe matrix. Powder characteristics such as particle size, size distribution, shape, and mixing homogeneity were investigated.

• Electrical & Electronic Materials
• /
• v.8 no.3
• /
• pp.340-351
• /
• 1995

Electrical, physical and optical properties of Aluminum(Al), Copper(Cu) thin films were investigated in order to establish the optimum sputtering parameters in Liquid Crystal Display (LCD) panel applications. DC-magnetron sputtered film on coming 7059 samples were fabricated with variations of deposition power densities, deposition pressures and substrate temperatures. Low resistivity films(AI;2.80 .mu..ohm.-cm, Cu:1.84 .mu..ohm-cm),which lower than the reported values, were obtained under sputtering parameters of power density(250W), substrate temperature(450-530.deg. C) and 5*10$\^$-3/ Torr deposition pressure. Expected columnar growth and stable grain growth of both films was observed through the Scanning Electron Microscope(SEM) micrographs. Dependency of the applicable defect-free film density upon depositon power and temperature was also characterized. Not too noticable variations in X-ray diffraction patterns were remarked under the alterations of sputtering parameters. High optical reflectivities of Al, Cu films, approximately 70-90 %, showed high degree of surface flatness.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.6
• /
• pp.17-24
• /
• 2004

This paper describes a novel bit line structure to minimize coupling noise induced by coupling capacitance between bit lines. In DRAMs coupling capacitance is inherently present bit lines. As in submicron process the bit line space gets narrower. bit line coupling capacitance increases and this increased coupling capacitance sharply raises cross-talk noise. In this paper using different layers of metal for adjacent bit lines has been tested to reduces cross-talk noise and a novel bit line structure capable of reducing capacitance is introduced and verified.

• ETRI Journal
• /
• v.11 no.4
• /
• pp.105-118
• /
• 1989

HARP(High performance Architecture for RISC type Processor)는 고유의 명령어 세트, 데이터 타입, 메모리 입출력, 예외 처리 기능을갖는 32비트 VLSI 프로세서 구조이다. 마이크로 아키텍츄어는 설계된 구조를 기대할 수 있는최고 성능을 갖도록 구조(architecture)와 구현(implementation) 사이의 최적 모델링을 통해 정의되는 구조체로서 구조의 개념 설계를 구현의 실물 설계로 변환 시켜주는 조율(tuning)모델이다. HARP의 고유한 명령어 세트를 비롯한 구조적 기능들을 최적 구현 하기위해 32비트 크기의 명령어 입력 유니트(Instruction Fetch Unit), 데이터 입출력 유니트(Data I/O Unit), 명령어/데이터 처리유니트(Instruction/Data Processing Unit), 예외 상황 처리 유니트(Exception Processing Unit)등 4개 유니트가 설계되었으며 이들 4개 유니트의 동작을 최대 속도로 유지시키기 위해 각급 주요 설계 변수들이 시뮬레이션을 통해 최적화 되었다. 유효 채널길이 $0.7\mum$급 3층 메탈 배선의 HCMOS(High performance CMOS)공정 기술을 구현 기준 기술로 사용하여 50MHz외 동작 주파수에서 최대50 MIPS(Million Instructions Per Second)의 성능을 갖도록 3단계 파이프라인이 설계되었다. 단일 위상의 50MHz클럭 입력과 동기화된 명령어/데이터 입출력을 위해 액세스 타임 20nsec이내의 고속 메모리 입출력 구조가 시뮬레이션되었으며 설계된 마이크로 아키텍츄어를 이용하여 HARP구조의 기대된 최대 성능을 검증하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2016.11a
• /
• pp.174.1-174.1
• /
• 2016

무전해 도금법은 외부 전원을 인가하지 않고 환원제를 이용하여 자발적으로 금속 도금층을 형성시키는 기술로, 용액내의 환원제가 산화될 때 방출되는 전자가 금속 이온에 전이하여 금속을 코팅하는 기술이다. 그 중에서도 Cu 무전해도금은 박막 형성의 용이성 및 간단한 제조 공정으로 인한 제조 원가 절감 등의 장점으로 인해 반도체 소자 배선부분에서 건식방식으로 발생되는 한계점들에 대한 해결 기술로 주목받고 있다. 또한, 이 기술은 금속 이온이 환원제에 의해 금속으로 석출되기 때문에, 피도금물이 무전해 도금액과 균일하게 접촉하고 있으면 균일한 도금 두께를 얻을 수 있는 장점이 있어서 복잡하고 다양한 형상의 제품에 적용이 가능하다. 본 연구에서는 플라스틱, PCB 등 다양한 기판에 도금 환원제, 온도 및 시간 등 도금변수를 변경하여 Cu 도금막을 형성한 후 그 특성을 평가하였다. 도금층 두께 분석을 위해 field emission scanning electron microscope (FE-SEM), energy-dispersive spectroscopy (EDS)를 사용하였으며, 박리성 평가를 위해 cross-cutting test를 실시하였다. 실험 결과, 두께 $1{\sim}3{\mu}m$ 급의 균일한 도금층이 형성된 것을 확인하였으며, $85^{\circ}C/85%$ 고온고습 조건에서 168시간 후 박리성 평가 결과, 결함 없는 양호한 표면을 나타내었다.