• Journal of IKEEE
• /
• v.18 no.3
• /
• pp.349-355
• /
• 2014

In semiconductor IP reuse, precise understanding of semiconductor IP interfaces is essential for integrated chip design. However, in general, these interfaces are described in the original designer's description style. Furthermore, their description method are not unified, so it is very difficult for the chip integration designer to understand them. This paper proposes a standardized description method of semiconductor IP interfaces. It consists of 9 items such as IP information, description level, model provision, data type, interface information, port information, signal information, protocol information, and source file. The proposed method helps the chip integration designer to understand semiconductor IP interfaces and to integrate them into a single chip.

• Journal of IKEEE
• /
• v.18 no.3
• /
• pp.341-348
• /
• 2014

When several resuable semiconductor IPs are connected and implemented into an integrated chip, each semiconductor IP should provide code files for synthesis and interface modeling files for simulation and verification. However, description methods and levels of abstraction of interface modeling files are different because these semiconductor IPs are designed by different designers, which makes some problems in simulation and verification. This paper proposes a standardized modeling method of semiconductor IP interfaces. It restricts semiconductor IP interfaces to several predefined level of abstraction. The proposed method helps the chip integration designer to easily connect different semiconductor IPs and to simulate and verify them.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.04a
• /
• pp.1089-1094
• /
• 2000

소형 고성능 가전기기를 실현하기 위한 다기능 고집적의 실리콘화에 대응하기 위하여 반도체 업계는 SoC(System On a Chip) 설계, 반도체 지적 재산권인 IP(Intellectual Property)에 관한 연구를 두개의 핵심 연구 항목으로 설정하여 진행되어 왔다. 반도체 레이아웃 이식 자동화 시스템은 설계 재활용(Design Reuse), IP의 실용화와 확산을 위한 핵심 연구 과제 중의 하나로써, Time-To-Market 과 Time-To-Money 를 동시에 가능토록 하는 근간의 기술이 된다. 본 연구는 정확하고 고속의 IP내의 반도체 소자 인식 알고리즘, 그래프를 이용한 제한 조건의 구현과 해석, 향상된 컴팩션(Compaction) 알고리즘의 연구로 말미암아 기존의 연구 결과 대비 평균 20배의 속도 향상과 평균 41%의 메모리만을 사용함으로써 경쟁 기술 대비 월등한 우위를 보이고 있다. 이로써, 대형의 반도체 설계 도면의 처리를 가능하도록 하였으며, 반도체 IP의 응용성(flexibility)을 부여 함으로써, IP의 재활용의 기초 연구와 SoC 설계 확산에 지렛대 역할을 하는 연구가 되리라고 예측한다.

• Electronics and Telecommunications Trends
• /
• v.22 no.5
• /
• pp.78-85
• /
• 2007

최근 핸드폰 및 정보통신기기가 급속도로 발전함에 따라 그 핵심 부품이라 할 수 있는 비메모리 반도체의 발전이 최대 관심사로 떠오르고 있다. 비메모리 반도체를 대표하는 SoC의 발전은 한 국가의 정보통신 발전 및 국가 경제에 지대한 영향을 미친다고 볼 수 있다. 삼성전자로 대표되는 메모리 위주의 우리나라 반도체 산업도 지난 몇 년간 SoC를 개발하는 국내 팹리스 업체들에 의해 많이 발전하였다. 그럼에도 불구하고, 세계적으로 블루오션 시장으로 각광 받고 있는 SoC의 필수 요소인 IP 시장의 경우, 현재 국내에서는 불모지나 다름 없다. 이에, 본 고에서는 세계 IP 시장의 현 상황을 분석해 보고 국내 팹리스 업체의 SoC 개발 현황과 IP의 활용도를 알아보도록 한다. 또한, 국내 IP 시장의 활성화를 위한 정부 지원 프로그램을 알아보고, 개발 및 시장 활성화를 위한 방안을 찾아보고자 한다.

• Electronics and Telecommunications Trends
• /
• v.16 no.2 s.68
• /
• pp.40-52
• /
• 2001

본 논문은 반도체 공정이나 설계환경에 무관하게 재사용이 가능하면서 라이센스에 의해 보호되는 전자회로 설계 모듈 IP에 관한 세계적인 표준안들에 대하여 살펴본다. 현재 선진 외국의 반도체, 통신 관련 기업들은 자신들의 기능 모듈을 IP화 하는 데 있어서 1996년에 설립된 IP의 국제 표준화 단체인 VSIA의 표준안에 부합하도록 노력하고 있다. 현재까지 VSIA는 약 1,000페이지에 달하는 13종의 사양서와 표준안 및 기술문서를 개발하였으며, 전세계 200여 개의 회원기관에 공개하고 있다. 이와 같은 표준안들은 모든 회원사들이 제안하는 시스템 통합, 테스트, 혼성신호, 온칩버스, 검증, 보안 등의 표준관련 제안들을 8개의 VSIA DWG에서 심의하여 확정하며 계속적인 보완과 수정 및 추가가 진행되고 있다. 본 고는 가장 최신 버전들을 중심으로 IP의 표준화 동향을 파악 분석하고, 표준안들의 본질을 정의하였으며, VSIA 표준안에 부합 시킬 수 있는 절차를 체계화 함으로 국내의 IP 개발에 일조를 하고자 하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.10a
• /
• pp.924-927
• /
• 2009

IP reuse technology, for the sake of out-performance and the reduction of development period of IT-SoC is the most essential factor for the sound growth of SoC industry. As for this IP reuse technology, it is very important to decide the proper specification and the standardization of the requirement from the companies, as well as to develop our own domestic technological know-how which does not depend on import. In this study, we propose to analyze a security core IP with pure domestic technological know-how, mentioning an example from $CAST_{TM}$, which presently is an American company costing royalty.

• Journal of Korea Technology Innovation Society
• /
• v.15 no.3
• /
• pp.500-532
• /
• 2012

This study analyzed the technology innovation strategies of knowledge-based companies in the semiconductor IP industry. The theoretical approaches of this study are to i) the creation, protection and utilization of knowledge and innovation, ii) value creation from innovation, iii) modularity, timing of market entry, and the emergence and competition of standard (dominant design). Based on the theoretical analysis, I presented exploratory research hypotheses. Ultimately, this study examined the proposed hypotheses by conducting case studies on the technology innovation strategy of two leading knowledge-based companies in the semiconductor IP industry: ARM and INTEL. First, knowledge-based companies entering in the early stage of the technology cycle select the vertically-integrated technology strategy because of lower access to complementary knowledge assets, and maintain the vertically-integrated technology strategy despite the environmental change-driven differentiation of industry's value chain. Second, knowledge-based companies entering in the later stage of the technology cycle prefer the contract-based technology strategy because of its increased accessibility to complementary knowledge assets, and choose a different path of innovation strategies depending on whether their asset has the feature of discontinuity or not.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10b
• /
• pp.1259-1262
• /
• 2000

반도체 제조장비로 구성된 통신 시스템은 일반적으로 직렬통신, 병렬통신, TCP/IP 통신 또는 별도의 개발 시스템을 사용한다. 기존의 단일장비 모니터링 시스템은 동일한 통신시스템을 사용하는 장비들의 그룹만을 모니터링 하는 시스템이다. 그러나 다양한 반도체 제조장비의 모니터링을 위해서는 통신 장비들의 추가 변경이 가능한 구조가 요구된다. 본 논문은 기존의 단일 장비 모니터링 시스템의 한계를 보완하여 직렬통신장비, 병렬통신장비, iQ 망 통신, TCP/IP 통신을 하는 반도체 제조장비의 통합 모니터링을 위한 통신 시스템 구조를 제시한다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2007.05a
• /
• pp.152-156
• /
• 2007

We introduce the IP3102 which is developed by Interpion Semiconductor co. LTD. for the CFL ballaster. The IP3102 has thermal compensation function. In this paper, we present the temperature compensation design technique and its implementation in the IP3102. The experimental results is also presented in this paper.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2006.10a
• /
• pp.77-81
• /
• 2006

본 논문은 반도체 장비 및 디스플레이 장비에서 적용되는 네트워크 통신 규약인 SECS 통신 프로토콜을 TCP/IP 소켓 프로그램을 이용하여 구현한다. 특히 호스트와 장비간의 통신에 문제가 발생하여 데이터 전송이 누락되었을 때 이를 장비에 보관한 후에 통신이 복구되었을 때 다시 호스트에게 전송할 수 있는 스풀링 기능을 구현하여 통신장애의 누락되는 데이터를 다시 전송할 수 있도록 한다. 그리고 윈도우 프로그램을 기반으로 하나의 드라이버 프로그램에서 호스트(액티브) 측과 장비(패시브) 측을 선택하여 사용 가능하게 구현한다.