• 한국산학기술학회논문지
• /
• 제22권1호
• /
• pp.327-332
• /
• 2021

패키지레벨에서 반도체의 신뢰성 검사는 테스트 소켓에 반도체 칩 패키지를 탑재시킨 상태에서 테스트가 진행되며, 테스트 소켓은 기본적으로 반도체 칩 패키지의 형태에 따라서 그 모양이 결정되는 것이 일반적이다. 또한, 반도체 칩 패키지의 리드와 소켓 리드의 기계적인 접촉에 의해 테스트 장비와 연결하는 매개체의 역할을 하며, 신호전달 과정에서 신호의 손실을 최소화하여 반도체에 검사신호를 잘 전달할 수 있도록 하는 기능이 핵심이다. 본 연구에서는 이웃하고 있는 전기 전달 경로의 상호 영향성을 검사 할 수 있는 기술을 적용함으로써 수명 검사와 정밀 측정뿐만 아니라 이웃하고 있는 전기 전달 경로의 구조를 포함하여 단 한 번의 접촉을 통해 100개미만의 실리콘 테스트 소켓의 합선 테스트가 가능하도록 개발하였다. 개발된 장치의 테스트 결과 99%이상의 테스트 정밀도와 0.66이하의 동시 검사속도 특성을 나타내었다.

• 전기전자학회논문지
• /
• 제18권3호
• /
• pp.341-348
• /
• 2014

재사용하고자 하는 다수의 반도체 IP를 연결하여 통합 칩을 구현하는 경우, 각각의 반도체 IP에 대해 합성이 가능한 코드 파일과 시뮬레이션 및 검증이 가능한 인터페이스 모델링 파일을 제공하여야 한다. 그러나 이들 반도체 IP의 설계자가 모두 다르기 때문에 인터페이스 모델링 파일의 기술 방법 및 구체도 수준이 제각각이어서 시뮬레이션 및 검증이 어렵다는 문제가 있다. 본 논문에서는 반도체 IP 인터페이스의 모델링을 몇 가지 정의된 구체도 수준으로 제한하여 표준화한 모델링 방법을 제안한다. 제안된 방법은 통합 칩 설계자가 서로 다른 반도체 IP를 손쉽게 연결하여 시뮬레이션하고 검증하는데 도움이 된다.

• 정보와 통신
• /
• 제21권6호
• /
• pp.143-152
• /
• 2004

최근 RFID 국제 표준안이 확정되고 RFID 태그용 칩이 저가 생산이 가능하게 되면서 특히 물류 유통 분야를 중심으로 기존의 바코드를 대체하는 RFID 시스템의 상용화 가능성이 제시되고있다. 특히 감지거리가 길고 인식률이 좋은 UHF 대역의 기술적인 활용 가능성이 고조되면서 산업적으로 성공할 가능성이 더욱 커지고 있다. UHF 대역의 무선 태그의 생산 기술은 종래에는 GaAs 쇼트키 다이오드와 기타 RF회로를 CMOS 회로와 하나의 칩으로 통합하는 것이 어려워 저가, 초소형의 무선 태그용 칩을 실용화하지 못하였다 하지만 최근에 반도체 기술의 눈부신 발전과 CMOS RF 기술의 발전으로 RF 태그용 무선회로를 하나의 칩으로 통합하여 저가 생산으로 특히 유통 및 물류 분야를 중심으로 긍정적인 활용 결과 및 제품들이 등장하고 있다.(중략)

• 발명특허
• /
• 제15권3호통권169호
• /
• pp.38-41
• /
• 1990

• 과학기술정책
• /
• 제2권39호통권39호
• /
• pp.34-48
• /
• 1992

• 기술표준
• /
• 통권27호
• /
• pp.66-69
• /
• 2004

• 발명특허
• /
• 제15권2호통권168호
• /
• pp.24-28
• /
• 1990

• 발명특허
• /
• 제14권1호통권155호
• /
• pp.59-62
• /
• 1989

• Korean Chemical Engineering Research
• /
• 제47권1호
• /
• pp.1-10
• /
• 2009

작은 크기의 고기능성 휴대용 전자기기 수요의 급증에 따라 기존에 사용되던 수평구조의 2차원 칩의 크기를 줄이는 것은, 전기 배선의 신호지연 증가로 한계에 도달했다. 이러한 문제를 해결하기 위해 칩들을 수직으로 적층한 뒤, 수평 구조의 긴 신호배선을 짧은 수직 배선으로 만들어 신호지연을 최소화하는 3차원 칩 적층기술이 새롭게 제안되었다. 3차원 칩의 개발을 위해서는 기존에 사용되던 반도체 공정들뿐 아니라 실리콘 관통 전극 기술, 웨이퍼 박화 기술, 웨이퍼 정렬 및 본딩 기술 등의 새로운 공정들이 개발되어야 하며 위 기술들의 표준 공정을 개발하기 위한 노력이 현재 활발히 진행되고 있다. 현재까지 4~8개의 단일칩을 수직으로 적층한 DRAM/NAND 칩, 및 메모리 칩과 CPU 칩을 한꺼번에 적층한 구조의 성공적인 개발 결과가 보고되었다. 본 총설에서는 이러한 3차원 칩 적층의 기본 원리와 구조, 적층에 필요한 중요 기술들에 대한 소개, 개발 현황 및 앞으로 나아갈 방향에 대해 논의하고자 한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 추계학술대회 논문집
• /
• pp.181-183
• /
• 2008

반도체 칩 마운터는 PCB기판위에 칩을 마운팅 하는 장비로 짭은 시간내에 많은 양의 칩을 정확하게 마운팅 하기 위해 매우 빠른 가감속 운전과 정밀한 작업을 수행할 수 있는 선형전동기를 사용해 오고 있다. 고가임에도 빠른 응답특성, 높은 정밀도, 유지보수의 최소화 등 선형전동기가 가지고 있는 여러 가지 장점으로 인해 반도체를 포함한 LCD 및 기타 일반 산업에 까지 점진적으로 수요가 증가하고 있지만, 이동자에 전기자 권선을 가지고 있어 장거리 이송용으로 적합한 선형전동기의 경우 전원 케이블을 반복적으로 끌고 다녀야 하는 단점이 있어, 이런 문제점을 극복하기 위한 비접촉 방식의 전원 공급에 대해 많은 연구가 진행되고 있는 실정이다. 따라서 본 연구에서는 직병렬 공진 원리를 이용하여 움직이는 이동자의 전기자 권선에 비접촉으로 전원을 공급하는 전원 장치를 제안하며, LCD 자동 반송 장비인 스토커에 적용하여 특성을 분석하였다.