• Title/Summary/Keyword: 반도체 장비

Search Result 1,001, Processing Time 0.03 seconds

유리 기판에 ZnO Buffer Layer를 적용한 ZnO Nano Structure의 성장 특성

  • Ju, Jae-Hyeong;Seo, Seong-Bo;Kim, Dong-Yeong;Kim, Hae-Jin;Son, Seon-Yeong;Kim, Hwa-Min
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.08a
    • /
    • pp.350-350
    • /
    • 2011
  • ZnO는 II-VI족 화합물 반도체로서 3.37 ev의 band gap energy와 60 mv의 exciton binding energy를 가지며 차세대 소자로 다양한 분야에서 연구되어지고 있다. ZnO 박막과는 다르게 ZnO nano structure는 효율성과 특성 향상의 이점으로 태양전지와 투명전극 소자에 많은 연구가 되고 있으며 UV 레이저, 가스센서, LED, 압전소자, Field Emitting Transistor (FET) 등 다양한 응용분야에서 연구되고 있다. 본 연구에서는 유리 기판 위에 RF Magnetron sputtering법을 이용해 ZnO buffer layer를 다양한 두께(~1,000${\AA}$)로 증착한 뒤, Zn powder (99.99%)를 지름 2inch 석영관 안에 넣어 Thermal furnace장비를 이용하여 Thermal Evaporation법으로 약 500$^{\circ}C$에서 30분 동안 촉매 없이 성장 하였다. 수직성장된 ZnO 나노 구조체의 특성을 전계방출주사전자현미경(SEM), X-선 회절패턴(XRD), UV-spectra를 이용하여 분석하였다. SEM 분석을 통하여 ZnO buffer layer위에 성장된 ZnO 나노 구조체는 직경이 약 ~50 nm, 길이가 ~2 um까지 성장을 보였으며, XRD 측정결과, ZnO 우선 성장 방향(002)을 확인하였다. 두 가지 측정을 통하여 ZnO buffer layer의 유무에 따라 성장 특성이 향상되었음을 확인하였으며, 이는 buffer layer가 seed 역할을 한 것으로 사료된다. UV-spectra 측정을 통하여 가시광 영역(400~780 nm)에서 60%대의 투과도를 보여 가시광 영역에서 투명성을 요구하는 전자 소자 및 광소자 등에 적용 가능성을 확인하였다. 이 연구를 통하여 우수한 투과도를 가지며 유리 기판위에 수직성장된 ZnO 나노구조체는 태양전지와 플렉서블 디스플레이 등 다양한 활용 분야를 제시할 수 있다.

  • PDF

An Experimental Study on the Damage of the Data Process Equipment When $CO_2$ is Discharged ($CO_2$ 소화설비 방사시 정보저장장치의 저온손상에 관한 연구)

  • 이수경;김종훈;김영진;최종운
    • Fire Science and Engineering
    • /
    • v.13 no.3
    • /
    • pp.19-26
    • /
    • 1999
  • $CO_2$ extinguishing system is the most $\phi$pular among the gas extinguishing system. $CO_2$ is usually stored with liquified state. But, it gasifies at the tip of nozzle when $CO_2$ was released through the pipe and head. A ro$\alpha$n temperature is very low when $CO_2$ was released. So electrical instrument, magnetic storage equipment and memory semiconductor are electrically or physically injured by cooling effect in a few minutes. So, we intend to find out temperature profile and electrical damage in compartment area, and supply basic d data for research and making standards and code through the full scale experiment. As result of experiment on the damage due to cooling effect from $CO_2$ extinguishing system, i instantaneous discharging temperature. was $-82.5^{\circ}C$ in average. An average temp. in the compartment after discharging $CO_2$ was $-40^{\circ}C$.

  • PDF

A study on the Digital contents for Estimated Thickness Algorithm of Silicon wafer (실리콘웨이퍼 평탄도 추정 알고리즘을 위한 디지털 컨덴츠에 관한 연구)

  • Song Eun-Jee
    • Journal of Digital Contents Society
    • /
    • v.5 no.4
    • /
    • pp.251-256
    • /
    • 2004
  • The flatness of a silicon wafer concerned with ULSI chip is one of the most critical parameters ensuring high yield of wafers. That is necessary to constitute the circuit with high quality for he surface of silicon wafer, which comes to be base to make the direct circuit of the semiconductor, Flatness, therefore, is the most important factor to guarantee it wafer with high quality. The process of polishing is one of the most crucial production line among 10 processing stages to change the rough surface into the flatnees with best quality. Currently at this process, it is general for an engineer in charge to observe, judge and control the model of wafer from the monitor of measuring equipment with his/her own eyes to enhance the degree of flatness. This, however, is quite a troublesome job for someone has to check of process by one's physical experience. The purpose of this study is to approach the model of wafer with digital contents and to apply the result of the research for an algorithm which enables to control the polishing process by means of measuring the degree of flatness automatically, not by person, but by system. In addition, this paper shows that this algorithm proposed for the whole wafer flatness enables to draw an estimated algorithm which is for the thickness of sites to measure the degree of flatness for each site of wafer.

  • PDF

스퍼터링 및 셀렌화 공정 조건에 따른 C(IG)Se2 박막태양전지 제작과 특성

  • Choe, Seung-Hun;Son, Yeong-Ho;Jeong, Myeong-Hyo;Park, Jung-Jin;Lee, Jang-Hui;Kim, In-Su;Hong, Yeong-Ho;Yun, Jong-O
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.08a
    • /
    • pp.362-363
    • /
    • 2011
  • 태양광 발전산업에서 현재 주류인 결정 실리콘 태양전지의 변환효율은 꾸준히 향상되고 있으나, 태양전지의 가격이 매년 서서히 하강되고 있는 실정에서 결정질 실리콘 가격의 상승 등으로 부가가치창출에 어려움이 있으며, 생산 원가를 낮출 수 있는 태양전지 제조기술로는 2세대 태양전지로 불리는 박막형이 현재의 대안이며, 특히 에너지 변환 효율과 생산 원가에서 장점이 있는 것이 CIGS 박막태양전지로 판단된다. 화합물반도체 베이스인 CIGS 박막태양전지는 연구실에서는 세계적으로 20.3% 높은 효율을 보고하고 있으며, 모듈급에서도 13% 효율로 생산이 시작되고 있다. 국내에서도 연구실 규모뿐만 아니라 대면적(모듈급) CIGS 박막 태양전지 증착용 장비, 제조공정 등의 기술개발이 진행되고 있다. CIGSe2를 광흡수층으로 하는 CIGSe2 박막 태양전지의 구조는 여러 층의 단위박막(하부전극, 광흡수층, 버퍼층, 상부투명전극)을 순차적으로 형성시켜 만든다. 본 연구에서 광흡수층은 스퍼터링 방법으로 CIG precusor를 먼저 만들고, 그 위에 증발법으로 Se를 증착한 다음, 열처리 조건으로 CIGSe2 박막태양전지를 제작하였다. 제작된 CIGSe2 박막태양전지는 열처리 조건에 따라서 에너지 변환효율이 3.3에서 9.5%까지 다양하게 측정되었으며, 본 연구의 최고효율이 측정된 디바이스에서 개방전압은 0.48 V, 전류밀도는 33 mA/cm였으며, 그리드 전극을 제외한 디바이스의 면적은 0.57 cm2였다. 본 연구에서는 셀렌화 열처리 조건에 따른 CIGSe2 박막태양전지의 효율 측면을 고려하였지만, 더 높은 에너지 변환효율을 갖기 위해서 좀 더 높은 에너지 밴드갭과 개방전압, 낮은 직렬저항과 높은 shunt 저항 값 등의 상호 의존성에 대해서 연구결과들을 논하고자 한다.

  • PDF

소다라임 유리기판상 CIGSe2 박막태양전지용 Mo 박막증착 및 MoSe2/Mo 박막특성 연구

  • Choe, Seung-Hun;Son, Yeong-Ho;Jeong, Myeong-Hyo;Park, Jung-Jin;Lee, Jang-Hui;Kim, In-Su;Hong, Yeong-Ho;Yun, Jong-O
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.08a
    • /
    • pp.364-365
    • /
    • 2011
  • 태양광 발전산업에서 현재 주류인 결정 실리콘 태양전지의 변환효율은 꾸준히 향상되고 있으나, 태양전지의 가격이 매년 서서히 하강되고 있는 실정에서 결정질 실리콘 가격의 상승 등으로 부가가치창출에 어려움이 있으며, 생산 원가를 낮출 수 있는 태양전지 제조기술로는 2세대 태양전지로 불리는 박막형이 현재의 대안이며, 특히 에너지 변환 효율과 생산 원가에서 장점이 있는 것이 CIGS 박막 태양전지로 판단된다. 화합물반도체 베이스인 CIGS 박막태양전지는 연구실에서는 세계적으로 20.3% 높은 효율을 보고하고 있으며, 모듈급에서도 13% 효율로 생산이 시작되고 있다. 국내에서도 연구실 규모 뿐만 아니라 대면적(모듈급) CIGS 박막 태양전지 증착용 장비, 제조공정 등의 기술개발이 진행되고 있다. CIGSe2를 광흡수층으로 하는 CIGSe2 박막 태양전지의 구조는 여러 층의 단위박막(하부전극, 광흡수층, 버퍼층, 상부투명전극)을 순차적으로 형성시켜 만든다. 이중에 하부전극은 Mo 재료을 스퍼터링 방법으로 증착하여 주로 사용한다. 하부전극은 0.24 Ohm /cm2 정도의 전기적 특성이 요구되며, 주상조직으로 성장하여야 하며, 고온 안정성 확보를 위하여 기판과의 밀착성이 좋아야하고 또한 레이저 패턴시 기판에서 잘 떨어져야 하는 특성을 동시에 가져야 한다. 그리고 CIGSe2의 광흡수층 제조시 셀렌화 공정에서 100 nm 이하의 MoSe2 두께를 갖도록 해야하며, 이는 CIGSe2 박막태양전지의 Rs 값을 줄여 Ohmic 접촉을 향상시키는데 기여한다. 본 연구에서는 CIGSe2 박막태양전지에서 요구되는 하부전극 Mo 박막의 제작과 CIGSe2 박막태양전지 전체공정에 적용후의 MoSe2/Mo 박막특성에 대해서 연구결과들을 논하고자 한다.

  • PDF

Ferromagnetism and Magnetotransport of Be-codoped GaMnAs (Be-codoped GaMnAs의 상온 강자성 및 자기 수송 특성)

  • Im, W.S.;Yu, F.C.;Gao, C.X.;Kim, D.J.;Kim, H.J.;Ihm, Y.E.;Kim, C.S.
    • Journal of the Korean Magnetics Society
    • /
    • v.14 no.6
    • /
    • pp.213-218
    • /
    • 2004
  • Be-codoped GaMnAs layers were systematically grown via molecular beam epitaxy with varying Mn- and Be-flux. Mn flux was controlled to cover from solid solution type GaMnAs to precipitated GaMnAs. Two Be flux were chosen to exhibit semiconducting and metallic resistivity in the grown layers. The structural, electrical, and magnetic properties of GaAs:(Mn, Be) were investigated. The lightly Be-codoped GaMnAs layers showed ferromagnetism at room temperature, but did not reveal magnetotransport due to small magneto-resistance and high resistance of the matrix. However, room temperature magnetotransport could be observed in the degenerate Be-codoped GaMnAs layers, and which was assisted by the high conductivity of the matrix. The Be-codoping has promoted segregation of new ferromagnetic phase of MnGa as well as MnAs.

CIGS 태양전지 용액전구체 paste공정 연구

  • Park, Myeong-Guk;An, Se-Jin;Yun, Jae-Ho;Kim, Dong-Hwan;Yun, Gyeong-Hun
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2009.05a
    • /
    • pp.27.1-27.1
    • /
    • 2009
  • Chalcopyrite구조의CIS 화합물은 직접천이형 반도체로서 높은 광흡수 계수 ($1\times10^5\;cm^{-1}$)와 밴드갭 조절의 용이성 및 열적 안정성 등으로 인해 고효율 박막 태양전지용 광흡수층 재료로 많은 관심을 끌고 있다. CIS 계 물질에 속하는 $Cu(InGa)Se_2$ (CIGS) 태양전지의 경우 박막 태양전지 중 세계 최고 효율인 20%를 달성한 바 있으며, 이는 기존 다결정 웨이퍼형 실리콘 태양전지의 효율에 근접하는 수치이다. 그러나 이러한 우수한 효율에도 불구하고 박막 증착시 동시증발장치 혹은 스퍼터링장치와 같은 고가 진공장비를 사용하게 되면 공정단가가 높을 뿐만 아니라 사용되는 재료의 20-50%의 손실을 감수해야만 한다. 또한 대면적 Cell제작에 어려움이 있기 때문에 기술개발 이후의 상용화 단계를 고려할 때 광흡수층 박막 제조 공정단가를 획기적으로 낮출 수 있고 대면적화가 용이한 신 공정 개발이 필수적이다. 이러한 관점에서 비진공 코팅방법에 의한 CIS 광흡수층 제조 기술은 CIS 태양전지의 저가화 및 대면적화를 가능케 하는 차세대 기술로 인식되고 있고 최근 급속한 발전을 이루고 있는 미세 입자 합성, 제어 및 응용 기술에 부합하여 많은 세계 연구기관 및 기업체에서 활발히 연구를 진행하고 있다. 비진공 방식에 의한 CIS 광흡수층 제조 기술은 전구체 물질의 형태에 따라 크게 입자형 전구체를 사용하는 방법과 용액 전구체를 사용하는 방법으로 나눌 수 있다. 본 연구에서는 용액 전구체를 paste 공정으로 실험하였다. 이는 용액전구체 물질 제조가 입자형 전구체 제조에 비해 매우 간단하고, 전구체 물질 내 구성원소의 원자비를 쉽게 조절할 수 있다는 장점 및 사용효율이 높아 소량의 source로도 박막 제작이 가능해 공정 단가 절감에 큰 효과가 기대되기 때문이다. 실험에 사용 된 용액전구체는 $Cu(NO_3)$$InCl_3$, $Ga(NO_3)$를 Cu, In, Ga 출발 물질로 선정하여 이를 메탄올에 완전히 용해시켜 binder인 셀룰로오즈와 메탄올을 섞은 용액과 혼합하여 전구체 슬러리를 형성하였다. 이 슬러리를 paste공정으로 precursor막을 입히고 저온 건조 후 Se 분위기에서 열처리하여 CIGS박막을 얻을 수 있었다. 박막의 특성을 XRD, SEM, AES, TGA등으로 분석하였다.

  • PDF

Multi-Junction Space Solar Cell Health Checking Method using Electroluminescence Phenomena (전계발광현상을 이용한 우주용 다접합 태양전지의 건전성 평가기법)

  • Park, Je-Hong;Chang, Young-Keun
    • Journal of the Korean Society for Aeronautical & Space Sciences
    • /
    • v.37 no.10
    • /
    • pp.1017-1026
    • /
    • 2009
  • The solar cell system operates by facing the sun-light. Minor cracks, static discharge, and thermal shock that can happen during production/testing phase can lead to degradation in performance during operation, since solar cells are exposed to extreme thermal/mechanical environment in space. In order to detect small cracks and internal damages in the solar cells due to thermal shocks, which are the core units of a solar cell system, expensive equipment, complicated test process, and much time are required. Therefore, a qualitative method for easily and quickly testing the 'health' of solar cell functionality is required. This dissertation describes a theoretical and technical grounds for quickly and easily evaluating the health of solar cells using electroluminescence effect of Gallium-Arsenide solar cells that are most widely used by spacecrafts in recent years. Also described in the dissertation is the technical issues and constraining factors for applying the proposed method to actual space-rated solar cell systems.

Fault Detection of Reactive Ion Etching Using Time Series Support Vector Machine (Time Series Support Vector Machine을 이용한 Reactive Ion Etching의 오류검출 및 분석)

  • Park Young-Kook;Han Seung-Soo;Hong Sang-J.
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2006.05a
    • /
    • pp.247-250
    • /
    • 2006
  • Maximizing the productivity in reactive ion etching, early detection of process equipment anomaly became crucial in current high volume semiconductor manufacturing environment. To address the importance of the process fault detection for productivity, support vector machines (SVMs) is employed to assist the decision to determine process faults in real-time. SVMs for eleven steps of etching runs are established with data acquired from baseline runs, and they are further verified with the data from controlled (acceptable) and perturbed (unacceptable) runs. Then, each SVM is further utilized for the fault detection purpose utilizing control limits which is well understood in statistical process control chart. Utilizing SVMs, fault detection of reactive ion etching process is demonstrated with zero false alarm rate of the controlled runs on a run to run basis.

  • PDF

Development of a High speed Actuator for electric performance testing System of ceramic chips (세라믹칩 전기적 성능검사 시스템을 위한 고속구동 액튜에이터 개발)

  • Bae, Jin-Ho;Kim, Sung-Gaun
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.12 no.4
    • /
    • pp.1509-1514
    • /
    • 2011
  • The core of IT products, electronic components, especially the MLCC, chip inductors, chip Varistors and so on. In order to test the electrical characteristics of the chip using the Reno-pin contact test method has been used. In current chips, mass production of semiconductor manufacturing processes, high-speed production test for the chip speed up, precision is required. But Vibration displacement is a very short, so in order to overcome these shortcomings, the displacement amplification to design the structure has been actively studied. In this paper, a building structure with a flexible hinge was designed amplification instrument, semiconductor chip industry in the performance test and inspection equipment to measure the electrical characteristics of high speed linear actuators Reno-Pin using system was developed.