• 정보처리학회지
• /
• 제14권6호
• /
• pp.118-127
• /
• 2007

공정기술의 미세화가 진행될수록 반도체 제품의 개발비용은 급격히 증가 할 것으로 예측되고 있다. 이는 지속적으로 증가하는 설계 복잡도와 미세공정에서 고성능 및 저전력 반도체 구현의 어려움에 의한 것이다. 제품수명기간(Product Life Cycle: PLC)이 점점 짧아지지만 핵심 부품인 반도체 제품의 개발기간과 설계인력은 급격히 증가해감에 따라 늘어만 가는 개발 비용은 반도체 제품의 수익향상 측면에서 매우 큰 장애가 되고 있다. 따라서 설계의 복잡화와 구현의 어려움 이라는 기술적인 문제들을 해결하여 시장에서의 생존이 걸린 극한적인 경쟁환경에서 살아 남기위해서는 반도체 설계의 paradigm 자체를 변화 시켜야 할 것이다. 이에 대한 해법으로 반도체 설계의 abstraction level을 현재의 RTL에서 상위 수준으로 올리고 설계의 virtualization을 해야 한다는 것은 설계 재사용과 신개념 검증 방법 기술과 함께 필수적인 변화의 한 방향이다. 이미 수년전부터 많은 연구 논문에서 이와 관련된 새로운 system 설계 기술들이 제시되어 왔고, 이에 대응하는 platform 기반의 설계기법 소개와 삼성전자의 구축현황에 대해 저자는 지난 논문에서 기술 한 바 있다. 본 논문은 2003년 9월 이후 platform 설계기법의 virtual 화가 어떻게 발전되어 왔는지에 대해 기술하고 문제점 확인 및 앞으로 이에 대한 해결 방안들의 방향에 대해 논하고자 한다.

• 대한전자공학회논문지TE
• /
• 제37권4호
• /
• pp.35-46
• /
• 2000

반도체 전공분야의 교육과정은 반도체소자를 제작하는데 있어 디자인하고 소자특성을 시뮬레이션하기 위한 반도체 설계와 반도체장비를 이용하여 재료를 가공하는 반도체공정 및 제작된 소자의 특성을 평가하고 검사하는 신뢰성 공정, 그리고 패키징 공정까지 포함된다. 반도체응용과의 교육과정을 2년 6학기제로 편성하여, 1학년은 직업인의 기본교양 및 인성교육과 함께 반도체 재료 및 회로등 전공기초 소양 및 원리를 습득하는데 중점을 두고 2학년에서는 국제적인 추세인 반도체 설계분야 및 반도체공정을 이해하게 된다. 특히, 국내의 빈약한 반도체 설계분야를 활성화하기 위하여 설계기술을 집중적으로 훈련시키고 특성화하여, 반도체 설계분야의 기능화된 인력을 공급할 수 있도록 교육과정을 편성하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 추계학술대회 논문집
• /
• pp.129-130
• /
• 2016

본 논문은 1kW급 통신용 전원장치에 가장 많이 사용되는 위상천이 풀브리지 컨버터를 고주파 스위칭 주파수별 동작분석 및 최적 설계에 관한 연구 결과를 발표한다. 이 연구는 100kHz/Si전력반도체, 100kHz/GaN전력반도체, 500kHz/Si전력반도체, 500kHz/GaN전력반도체 4가지 방식의 위상천이 풀브리지 컨버터를 각 조건에서 최적 설계를 하고 그 실험 결과를 추출하여 성능을 비교함으로써 고주파 최적 설계 방법과 GaN전력반도체의 그 우수성을 확인하는 것이다. 일차적으로 이 번 논문에서는 100kHz/Si전력반도체 조건에서 위상천이 풀브리지 컨버터의 최적 설계 과정과 그 실험 결과를 발표한다.

• 전자공학회지
• /
• 제19권6호
• /
• pp.61-68
• /
• 1992

최근 우리나라의 세계 반도체 시장 점유율이 갈수록 높아지고 있다. DRAM과 같은 경우는 세계 2위 수출국으로 떠올랐다. 이에 따른 선진 외국의 무역 압력이 거세지고 있다. 특히 미국의 경우 미ㆍ일 반도체 협정 체결을 한국에까지 확산하려고 하며, 각종 기술에 대한 특허 제소를 하고 있다. 그러나 국내 반도체 산업은 DRAM부분에 집중되어 있어서 기술 집약적인 ASIC 부분은 취약하다. 또한 세계의 반도체 시장중에서 ASIC이 차지하고 있는 비중이 갈수록 커지는 현상에 미루어 보아 빠른 시일내에 ASIC 부분을 강화해야 할 필요성이 있다. 본고에서는 국내에 도입된 ASIC 설계 환경을 살펴본 후, 현재 추진되고 있는 새로운 ASIC 설계 환경을 고찰한다. 또한 ASIC 설계 환경에서 중요한 역할을 하는 ASIC CAD환경에 대하여 살펴보기로 한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.733-735
• /
• 2002

반도체 CAD기술과 제조기술의 발전으로 인하여 반도체 집적도가 2001년 2002년 각각 0.35, 0.25마이크론 등으로 급속도로 증가하게 되었으며 이러한 집적토의 향상은 기대치 이상의 시스템 성능 향상을 이룩할 수가 있었다. 그러나 피할 수 없는 제조 공정의 변화와 불완전성으로 인하여 칩 크기에 제한이 따르게 되며 그 이상의 크기에서는 상용화가 불가능할 정도로 수율(Yield)이 현저하게 감소하게 된다. 기존의 대부분 연구가 반도체의 생산 공정의 관점에서 준비되어 활용되는 통계 자료에 근거한 경험의 축적이었다. 그런 연유로, 단지 반도체 생산 부분의 자료에만 치중하다보니 실지 반도체 수율에 가장 큰 영향의 요소인 랜덤 디펙트(random defect) 수율을 고려하지 못하는 치명적인 결점이 있다. 본 연구는 반도체 수율 분석과 수율을 증진시키기 위하여 설계된 도면 중 레이아웃에 해당하는 도면을 입력으로 하여, 반도체 생산 설비 즉 공정의 상태나 변수를 모델링하여 이를 수율 예측을 위한 기분 자료로 사용한다. 즉, 설계 단계에서 수율을 예측함으로써 과거 64M DRAM의 초기 단계에서의 수율과 같은 문제점을 해결할 수 있는 방안을 제시할 뿐 아니라, 비 메모리 칩의 수율을 설계단계에서 제공하는 역할을 한다.

• 발명특허
• /
• 제10권5호통권111호
• /
• pp.71-71
• /
• 1985

반도체, 컴퓨터, 통신기기 분야에서 최첨단 기술제품의 생산 공급을 통해 그동안 국내 전자산업을 선도해 온 금성반도체(대표 : 구자두)는, 지난해 6월 세계 3번째로 반주문형 초대규모 집적회로(VLSI)인 CMOS게이트 어레이를 개발하여 미국 엘에스아이 로직(LISLOGIC)사와 1억 5천만불의 수출계약을 체결함으로써 국내 최초로 주문형 반도체의 수출시대를 연데이어, 4월 10일 여의도 중심부 신한 빌딩 4층에 100여평 규모의 게이트 어레이 디자인 센터를 개관하여 특수한 반도체를 주문하는 고객이 동 제품의 회로 설계과정에 직접참여할 수 있도록 함으로써 수주활동을 본격화 하는 일대 전기를 마련하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (A)
• /
• pp.25-27
• /
• 2001

설계 재활용을 위하여서는, 반도체 지적 소유권(Intellectual property)의 표준화와 더불어 레이아웃 자동 이식에 관한 연구와 상품화가 필수적이다. 본 논문은 반도체 설계 형식 중에서 생산 공정과 밀접한 레이아웃 형식의 회로도면 처리를 자동화하여 설계와 생산 시간을 혁신적으로 단축하기 위한 연구이다. 레이아웃 형식은 특성상 도형(폴리곤)으로 구성되어 있으며, 레이아웃 형태에서 다양한 도형의 중첩이 반도체의 트랜지스터, 저항, 캐피시터를 표현함으로써, 반도체 지적소유권의 한 형식으로 자주 활용되고 있다. 본 논문은 반도체 레이아웃 이식 소프트웨어 시스템의 내부 기능에 관한 설명과 처리 능력과 속도를 높이기 위한 알고리즘의 제안과 벤치마킹 결과를 보여 주고 있다. 비교 결과, 자원의 최적 활용(41%)으로 대용량의 처리 가능성을 보여 주고 있으며, 처리 속도는 평균 27배로써 이전의 벤치마킹 회로를 더욱 크게 하여 그 결과를 보여 주고 있다. 이러한 비교 우위는 본 논문에 포함된 소자 처리 알고리즘과 그래프를 이용한 컴팩션 알고리즘에 기인한다. 지면상의 연유로, 참고1에서는 기능 설명을, 본 논문은 알고리즘의 구현에 관한 설명을 중점적으로 기술한다.

• 전자진흥
• /
• 제3권6호
• /
• pp.32-39
• /
• 1983

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 춘계학술대회 발표 논문집
• /
• pp.51-54
• /
• 2003

반도체 산업의 발전에 따라 생산과정에서의 반도체 소자의 특성을 검사하고, 오류를 검출하는 작업을 효율성 있게 하여 생산성을 향상시키는 것이 더욱 중요시 되고 있다. 이러한 흐름에 맞추어 반도체 test장비에 VFCS(voltage forcing current sensing)와 CFVS(current forcing voltage sensing)를 test 할 수 있게 개발하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 제13회 춘계학술대회 및 임시총회 학술발표 논문집
• /
• pp.1089-1094
• /
• 2000

소형 고성능 가전기기를 실현하기 위한 다기능 고집적의 실리콘화에 대응하기 위하여 반도체 업계는 SoC(System On a Chip) 설계, 반도체 지적 재산권인 IP(Intellectual Property)에 관한 연구를 두개의 핵심 연구 항목으로 설정하여 진행되어 왔다. 반도체 레이아웃 이식 자동화 시스템은 설계 재활용(Design Reuse), IP의 실용화와 확산을 위한 핵심 연구 과제 중의 하나로써, Time-To-Market 과 Time-To-Money 를 동시에 가능토록 하는 근간의 기술이 된다. 본 연구는 정확하고 고속의 IP내의 반도체 소자 인식 알고리즘, 그래프를 이용한 제한 조건의 구현과 해석, 향상된 컴팩션(Compaction) 알고리즘의 연구로 말미암아 기존의 연구 결과 대비 평균 20배의 속도 향상과 평균 41%의 메모리만을 사용함으로써 경쟁 기술 대비 월등한 우위를 보이고 있다. 이로써, 대형의 반도체 설계 도면의 처리를 가능하도록 하였으며, 반도체 IP의 응용성(flexibility)을 부여 함으로써, IP의 재활용의 기초 연구와 SoC 설계 확산에 지렛대 역할을 하는 연구가 되리라고 예측한다.