• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권3호
• /
• pp.291-300
• /
• 2017

양자점 셀룰라 오토마타(QCA: quantum-dot cellular automata)는 셀룰라 오토마타와 유사하게 고안된 컴퓨팅 모델이며, 빠른 연산속도와 적은 전력손실로 차세대의 각광받는 기술도 떠오르고 있다. QCA는 최근 실험 결과와 함께 다양한 연구가 진행되고 있으며 나노 단위 소재로서 디바이스 밀도 및 상호 연결 문제를 해결할 수 있는 트랜지스터의 패러다임 중 하나이다. XOR(exclusive or) 게이트는 논리의 둘 중 하나가 참일 때 결과가 참이 되도록 작동하는 게이트이다. 제안하는 XOR 게이트는 5개의 층으로 구성되어 있다. 첫 번째 층은 OR 게이트, 세 번째 층과 다섯 번째 층은 AND 게이트로 구성되어 있고 중간에 두 번째 층과 네 번째 층은 통로로 구성하여 설계한다. 반가산기는 XOR 게이트와 AND 게이트로 이루어져 있다. 제안한 반가산기는 제안하는 XOR 게이트에서 셀 두 개를 추가하여 설계한다. 제안한 반가산기는 기존의 반가산기에 비해 보다 적은 수의 셀, 전체 면적, 그리고 클럭으로 구성한다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권10호
• /
• pp.895-903
• /
• 2017

양자점 셀룰라 오토마타(QCA)는 CMOS의 근본적인 한계에 대한 대체 해결책으로 제안된 기술 중 하나이다. QCA는 최근 실험 결과와 함께 다양한 연구가 진행해오고 있으며 나노 규모의 크기와 낮은 전력 소비로 각광 받고 있다. 기존 논문에서 제안된 XOR 게이트는 최소한의 면적과 셀의 개수를 이용하여 설계 할 수 있음에도 불구하고 안정성 및 결과의 정확성 때문에 추가된 셀의 개수가 많았다. 본 논문에서는 기존의 XOR 게이트의 단점을 보완한 게이트를 제안한다. 본 논문의 XOR 게이트는 정사각형 구조로 AND 게이트와 OR게이트를 배치함으로써 셀 배선의 개수를 줄인다. 그리고 제안한 XOR 게이트를 이용하여 단순 인버터 역할을 하는 셀 2개를 추가해 반가산기를 제안한다. 또한 본 논문은 입력과 결과의 정확성을 위해 QCADesginer을 이용한다. 따라서 제안한 반가산기는 기존의 반가산기에 비해 더 적은 수의 셀, 전체 면적으로 구성됨으로 큰 회로에 사용할 때 혹은 작은 면적에 반가산기가 필요할 때 효율적이다.

• 한국광학회지
• /
• 제13권5호
• /
• pp.421-424
• /
• 2002

반도체 광증폭기에 기반을 둔 소자들을 이용한 전광 반가산기가 처음으로 구현되었다. 전광 반가산기의 동작속도와 신호 형식은 각각 10Gb/s와 RZ였다. 전광 반가산기의 SUM과 CARRY의 동작에는 각각 전광 XOR 논리소자와 전광 AND 논리 소자가 이용되었으며 두 연산이 동시에 구현되었다.

• 대한전자공학회논문지
• /
• 제11권1호
• /
• pp.15-22
• /
• 1974

본 논문은 전류제어형각성저항 회로를 사용한 새로운 삼치전가산기의 구성에 관하여 논한다. 부성저항특성을 이용하여 먼저 특수한 반가산기를 설계하고 이에 의하여 전가산기를 구성한다. 이평가계기는 부성저항 회로와 쇼트키-베리어 다이오드를 사용한 삼자정 회로에 의해 구성되며, 두 입력신호가 모두 "2"일 경우 Sum과 Carry 출력이 각각 "0"과 "1"의 간을 갖는다. 여기에 제안한 전가산기는 종래의 전가산기에 비하여 게이트 수가 감소되고, 속도가 개선된다. 회로소자는 트랜지스터와 쇼트키-베리어 다이오드, 저항만을 사용하여 IC화하는데 편리하게 하였다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2001년도 제12회 정기총회 및 01년도 동계학술발표회
• /
• pp.74-75
• /
• 2001

현재의 통신망에서는 clock recovery, regeneration 등을 전기적으로 처리하고 있으나 처리속도의 한계가 있고, 미래의 초고속 네트웍은 이러한 전기적 신호처리의 속도한계를 극복하는 기술이 필요하다. 그러므로, 고속의 광교환과 광신호처리 등 광신호를 전기적으로 바꾸거나 제어하지 않고 전광으로 처리하는 기술에 대한 연구가 진행되고 있으며 이러한 전광신호 처리에 고속의 전광 논리소자가 요구된다. 초기의 전광 논리소자 연구에서는 AND, OR, NOR, XOR 등의 기본 논리 기능이 주로 구현되었으며 이를 활용하여 Shift Register, Binary counter, 전광 반가산기, 직/병렬 데이터 변환기와 같은 복합기능 논리소자의 구현 연구가 이루어지고 있다. (중략)

• 한국광학회:학술대회논문집
• /
• 한국광학회 2006년도 하계학술발표회 논문집
• /
• pp.159-160
• /
• 2006

By using 2 signals without additional input signal, an all-optical binary half adder at 10 Gbps is demonstrated. The half adder operates in single mechanism, which is XGM. By achieving this experiment, we also explored the possibilities for the enhanced complex logic operation and higher chances for multiple logic integration.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.35-44
• /
• 2002

본 논문에서는 Radix-$2^k$ 모듈라 곱셈 알고리즘 기반의 고속 RSA 지수승 연산기의 구현 방법을 제시하고 검증하였다. Radix-$2^k$ 모듈라 곱셈 알고리즘을 구현하기 위해 Booth receding 연산 알고리즘을 사용하였으며 최대 radix-16 연산을 위해 2K-byte 메모리와 2개의 전가산기와 3개의 반가산기의 지연을 갖는 CSA(carry-save adder) 어레이를 사용하였다. CSA 어레이 출력인 캐리와 합을 고속으로 가산하기 위해 마지막 덧셈기로써 캐리 발생과 지연시간이 짧은 가상 캐리 예측 덧셈기(pseudo carry look-ahead adder)를 적용하였다. 또한, 주어진 공정에서 동작 주파수와 처리량의 관계를 통해 Radix-$2^k$에서 설계 가능한 radix 값을 제시하였다. Altera FPGA EP2K1500E를 사용하여 기능을 검증한 후 삼성 0.35$\mu\textrm{m}$ 공정을 사용하여 타이밍 시뮬레이션을 하였으며 radix-16 모듈라 곱셈 알고리즘을 사용할 경우 모듈라 곱셈에 (n+4+1)14 의 클럭을 사용하여 1,024-bit RSA를 처리하는데 50MHz에서 5.38ms의 연산 속도를 측정하였다.

• 대한전자공학회논문지TC
• /
• 제41권10호
• /
• pp.79-86
• /
• 2004

본 논문은 0.35㎛ CMOS 공정을 이용하여 1.070GHz와 2.07GHz의 주파수를 생성해내는 이중 대역 전압 제어 발진기를 제안한다. 50% 듀티 싸이클 회로와 반가산기를 가진 제안된 전압 제어 발진기는 일반적인 전압 제어 발진기의 주파수보다 두 배 높은 주파수를 생성해낼 수 있다 제안된 전압 제어 발진기의 측정 결과는 전압 제어 발진기 이득과 전력 소모가 각각 561MHz/V, 14.6mW로 나타났다. 이중 대역 전압 제어 발진기의 위상 잡음은 각각 1.07GHz와 2.07GHz로부터 2MHz 옵셋 주파수에서 -102.55dBc/Hz와 -95.88dBc/Hz로 측정되었다.