• 대한전자공학회논문지SD
• /
• 제41권1호
• /
• pp.29-34
• /
• 2004

본 연구에서는 광통신 시스템에 응용할 수 있는 InGaAs/lnGaAsP 다중 양자 우물의 장파장용 완전 공핍 광 싸이리스터(depleted optical thyristor)를 제안하고, 도파로 형태로 소자를 제작하여, 최초로 레이징 특성을 측정 분석하였다. 먼저, 완전공핍 광 싸이리스터에 있어서 스위칭 전압과 전류는 각각 4.63 V 와 10uA로 측정되었고, 홀딩 전압(holding voltage)과 전류는 각각 0.59V, 20uA에서 그 특성이 나타났다. 또한, 레이징 되는 문턱 전류(threshold current)는 $25^{\circ}C$에서 111 mA, $10^{\circ}C$에서 72.5 mA로 각각 나타났으며, 문턱 전류의 약 1.41배에 해당하는 동작 전류에서 측정된 레이징 중심 파장은 1.561um로 나타남을 확인하였다.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.488-490
• /
• 2018

본 연구에서는 급격한 스위칭 특성을 달성하기 위해 싱글단일-게이트 실리콘 채널에서 전하 캐리어의 양의 피드백을 이용하는 새롭게 설계된 피드백 전계 효과 트랜지스터를 제안한다. 에너지 밴드 다이어그램, I-V 특성, 문턱전압 기울기 및 on/off 전류 비는 TCAD 시뮬레이터를 이용하여 분석한다. 피드백 전계 효과 트랜지스터의 중요한 특징 중 하나인 히스테리시스의 특성을 보기 위해 게이트 절연막 물질과 게이트 전극물질을 변경하여 시뮬레이션을 진행했다. 이러한 특성변화는 피드백 전계효과 트랜지스터의 문턱전압 ($V_{TH}$)을 변화시켰고, 메모리 윈도우 폭이 작아지는 현상을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.420-420
• /
• 2014

최근, 과학 기술이 발달함에 따라 현장에서의 실시간 검사 및 자가 지단 등 질병 치유에 대한 사람들의 관심이 증가하고 있으며, 이에 따라 의료, 환경, 산업과 같은 많은 분야에서 바이오 센서에 대한 연구가 활발하게 이루어지고 있다. 그 중, EGFET는 전해질 속의 각종 이온 농도를 전기적으로 측정하는 바이오 센서로, 외부 환경으로부터 안전하고, 제작이 쉬우며, 재활용이 가능하여 비용을 절감 할 수 있다는 장점을 가지고 있다 [1]. EGFET는 감지부와 FET부로 분리된 구조를 가지고 있으며, 감지부의 감지막으로는 Al2O3, HfO2, $TiO_2$, SnO2 와 같은 다양한 물질들이 사용되고 있다. 그 중, SnO2는 우수한 감도와 안정성을 가지고 있는 물질로 추가적인 열처리 공정 없이도 우수한 감지 특성을 나타내기 때문에 본 연구에서 감지막으로 사용하였다. 한편, EGFETs 의 FET부로는 기존의 비정질 실리콘 TFTs 에 비해 10배 이상의 높은 이동도와 온/오프 전류비를 갖는 InGaZnO 를 채널층으로 사용한 TFTs 를 사용하였다. a-IGZO 는 넓은 밴드 갭으로 인해 가시광 영역에서 투명하며, 향후 투명 바이오센서 제작 시, 물질들 사이의 반응을 전기적 신호뿐만 아니라 광학적인 분석 방법으로도 검출이 가능하기에 고 신뢰성을 갖는 센서의 제작이 가능할 것으로 기대된다. 한편, a-IGZO TFTs 의 경우 우수한 전기적 특성을 나타냄에도 불구하고 소자 동작 시 문턱 전압이 불안정하다는 단점이 있으며 [2], 이러한 문제의 개선과 향후 투명 기판 위에서의 소자 제작을 위해서는 저온 열처리 공정이 필수적이다. 따라서, 본 연구에서는 저온 열처리 공정인 u-wave 열처리를 통하여 a-IGZO TFTs 의 전기적 특성 및 안정성을 향상시켰으며, 9.51 [$cm2/V{\cdot}s$]의 이동도와 135 [mV/dec] 의 SS값, 0.99 [V]의 문턱 전압, 1.18E+08의 온/오프 전류 비를 갖는 고성능 스위칭 TFTs 를 제작하였다. 최종적으로, 제작된 a-IGZO TFTs 를 SnO2 감지막을 갖는 EGFETs 에 적용함으로써 우수한 감지 특성과 안정성을 갖는 바이오 센서를 제작하였다.

• 대한전자공학회논문지SD
• /
• 제44권7호통권361호
• /
• pp.24-30
• /
• 2007

본 연구에서는 광 논리 및 광 스위칭 시스템에 응용할 수 있는 수직 구조 레이저 - 완전 공핍 광 싸이리스터 (vertical cavity laser - depleted optical thyristor, VCL-DOT)를 제작하고, 본 연구실에서 제안한 차동 스위칭 방법을 이용하여 광 로직(AND, OR, NAND, NOR, INVERT) 함수를 구현하였고, 그 특성을 측정, 분석하였다. 제작한 VCL-DOT는 0.65 mA의 낮은 레이징 문턱 전류, 0.38 mW/mA의 높은 slope efficiency, 그리고 낮은 입력 광 파워에도 높은 민감도를 보인다. 차동 소자타입의 광 싸이리스터를 이용하면 복잡한 전기 회로를 이용하지 않고도, 집적화된 단일 소자에서 간단한 기준 광입력 시호의 파워를 제어함으로써 다양한 광 로직 게이트를 구현할 수 있다는 장점을 갖는다.

• 전력전자학회논문지
• /
• 제3권3호
• /
• pp.222-230
• /
• 1998

본 논문에서는 스너버 회로를 사용하지 않고 턴-온시 역회복 전류의 영향과 턴-오프 시 구동되는 IGBT에 발생하는 과전압을 제한할 수 있는 새로운 IGBT 게이트 구동회로를 제안한다. 제안하는 턴-온 게이트 구동기법은 턴-온 지연 시간을 증가시키지 않고 게이트-에이터 전압이 문턱전압 이상이 되면 IGBT의 입력 커패시턴스를 증가시킴으로써 게이트-에이터 전압의 증가율을 감소시키는 특징을 갖는다. 제안하는 턴-오프 게이트 구동기법은 전류의 크기에 따라 과전압을 제한하여 단락사고와 같은 대전류가 흐르는 경우 더욱 효과적으로 과전압을 제한하는 특징을 가진다. 또한, 여러 가지 조건에서 실험을 수행하여 제안한 IGBT 게이트 구동회로의 타당성을 검증한다.

• 대한전자공학회논문지SD
• /
• 제39권12호
• /
• pp.1071-1079
• /
• 2002

본 논문에서는 액정 셀에서 전압에 따른 액정 거동을 수치 해석적으로 계산하는 방법과 그 적용 예를 보고한다. 액정 거동을 해석하기 위해 복잡한 구조에 적용이 용이한, 3차원 유한요소법을 사용하여 액정 셀 내부의 전압 분포를 계산하였다. 액정 셀 내부에 대한 자유에너지 밀도를 고려하였으며, 에릭슨-레슬리(Ericksen-Leslie) 방정식과 라플라스(Laplace) 방정식을 해석함으로서 액정 셀의 스위칭 특성을 계산하였다. 액정 방향자 분포를 이용하여 액정 셀의 광투과 특성을 Berreman's 4$\times$4 방법으로 계산하였고, 문턱 전압과 응답 속도를 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.204-204
• /
• 2010

본 연구에서는 Glass 기판 위에 우수한 광 투과도를 갖는 ZnO 기반의 Thin Film Transistor (TFT)를 제작하였으며, 이에 대한 전기적 및 광학적 특성을 분석하였다. 소자 구조의 제작은 Maskless Aligner를 이용한 Optical lithograph법을 이용하였다. 채널층은 ZnO로 하였고 Source/Drain 영역은 GaZnO로 하여 전체구조가 ZnO 기반의 homogeneity를 유지하게 하였다. 이때 Gate 절연막은 Bi1.5Zn1Nb1.5O7와 SiO2 두가지 종류로 하여 각각의 특성을 비교하였다. 본연구에서 TFT구조의 각 층은 모두 r. f. 마그네트론 스퍼터법으로 증착하였다. 제작된 TFT들은 채널층 및 절연막 형성 등에 관여된 세부적 실험변수의 변화에 관계없이 약 75% 이상의 우수한 광투과도 특성을 보였다. 전기적 특성 평가에서, 제작된 TFT들은 전반적으로 비교적 낮은 문턱전압과 높은 이동도를 보였다. 하지만, 트랜지스터의 전기적 전송 특성의 주요 인자들인 채널-이동도, 스위칭, 누설 및 이력 등은 ZnO 채널층 혹은 Bi1.5Zn1Nb1.5O7 절연막 형성 시 주입되는 O2 가스의 분압에 의존하는 것이 관측되었다. 이를 통하여 트랜지스터의 각 세부 영역의 구조 및 형성 조건이 트랜지스터의 전기적 특성에 미치는 영향과 상관관계에 대하여 논의한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.214-214
• /
• 2010

단위면적 당 메모리 집적도를 높이기 위해 플래시 기억소자의 크기를 줄일 때, 셀 사이의 거리의 감소에 의한 간섭효과가 매우 커져 소자 크기의 축소가 한계에 도달하고 있다. 이러한 문제점을 개선하기 위해 본 연구에서는 fringing field 효과를 이용한 SONOS 구조 게이트 위에 금속 공간층을 가지는 플래시 메모리 소자를 연구하였다. 소자에 소스와 드레인에 도핑을 하는 공정단계를 거치지 않아도 되는 fringing field 효과를 이용한 SONOS 구조를 가진 기억소자에서 트랩층 양 쪽에 절연막을 증착하고 게이트 외측으로부터 트랩층 양 쪽 절연막까지 금속을 증착시켜 금속 공간층을 형성하였다. 게이트에 전압을 인가할 때 트랩층 절연막 외측의 금속 공간층 영역에도 동시에 전압이 인가되므로 게이트가 스위칭 역할을 충분히 하게 하기 위해서 트랩층 양 쪽 절연막 두께를 블로킹 산화막 두께와 같게 하였다. 소자의 누설전류를 감소하기 위하여 채널 아래 부분에 boron으로 halo 도핑을 하였다. 제안한 기억소자가 fringing field 효과에 의해 동작하는 것을 확인하기 위하여 Sentaurus를 사용하여 제시한 SONOS 구조를 가진 기억소자의 전기적 특성을 조사하였다. 시뮬레이션을 통해 얻은 금속 공간층이 있을 때와 없을 때에 대한 각 상태에서 같은 조건으로 트랩층에 전하를 트랩 시켰을 때 포획된 전하량이 변하였다. 각 상태에서 제어게이트에 읽기 전압을 인가하여 전류-전압 특성 곡선을 얻었으며, 각 상태에서의 문턱전압의 변화를 통해 금속 공간층이 있을 때 간섭효과가 감소하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.126-126
• /
• 2011

삼차원 구조의 낸드 플래시 메모리 소자는 기존 이차원 구조의 메모리 소자를 비례 축소할 때 발생하는 단채널 효과와 간섭효과를 최소화 하면서 집적도를 높일 수 있는 장점 때문에 많은 연구가 진행되고 있다. 그러나, 삼차원 구조의 낸드 플래시 메모리 소자는 공정 과정이 복잡하고 주변 회로 연결이 어려울 뿐만 아니라 금속 접촉에 필요한 면적이 넓은 단점을 가지고 있다. 이러한 문제점을 해결하기 위해 Vertical-Stacked-Array-Transistor (VSAT) 구조를 갖는 플래시 메모리 소자가 제안되었으나, VSAT 구조 역시 드레인 전류량이 적고 program과 erase 동작 시게이트 양쪽의 전하 트랩층에 전자와 정공을 비효율적으로 포획해야 하는 문제점을 가진다. 본 연구에서는 기존의 VSAT 구조의 문제점을 개선하면서 집적도를 증가한 삼차원 구조의 고집적낸드 플래시 메모리 소자를 제안하였다. 본 연구에서 제안한 플래시 메모리 소자의 구조는 기존 VSAT 구조에서 수직 방향의 두 string 사이에 존재하는 polysilicon을 제거하고 두 string 사이에 절연막을 증착하였다. 삼차원 시뮬레이션 툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션 하였다. 소스와 드레인 사이의 유효 채널 길이가 감소하였기 때문에 기존의 VSAT 구조를 갖는 메모리 소자에 비해 turn-on 상태의 드레인 전류가 증가하였다. 제안한 플래시 메모리 소자의 subthreshold swing (SS)가 기존의 VSAT 구조를 갖는 메모리 소자의 SS 에 비해 낮아, 소자의 스위칭 특성이 향상하였다. 프로그램 전후의 문턱전압의 변화량이 기존의 VSAT 구조를 갖는 메모리 소자에 비해 크기 때문에 멀티 레벨 동작이 가능하다는 것을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1299-1300
• /
• 2006

Floating p-well 전압 감지를 이용한 시간 지연 회로를 적용하여 punch-though형 절연 게이트 바이폴라 트랜지스터 (PT-IGBT)의 최적화된 보호 회로를 제안하였다. Floating P-well 축전기와 게이트 저항은 정상 스위칭 동작시 단락 회로 감지 동작 (false detection of fault)을 차단하며, floating p-well 전압은 단락회로 상황시 풀-다운 (pull-down) MOSFET의 문턱 전압 이상으로 상승되어 풀-다운 MOSFET을 턴-온(turn-on) 시킴으로서 IGBT의 게이트 전압을 감소시킨다. 이에 따라 IGBT의 컬렉터 전류는 자연스럽게 감소된다. 실험 결과를 통해, 단락회로 상황에서 최적화된 IGBT의 보호회로가 소프트-셧다운 (soft-shutdown) 특성을 보이는 것을 확인할 수 있다.