• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2013년도 추계학술대회
• /
• pp.141-142
• /
• 2013

홀로그램을 생성하기 위해서는 방대한 양의 연산이 필요하다. 또한 고속의 홀로그램 생성 하드웨어는 많은 량의 데이터를 처리하기 때문에 많은 량의 메모리 접근이 필요하다. AP(Application Processor) 칩과 같이 여러 기능을 수행하는 칩 내에서 같이 구동할 경우 메모리 접근 때문에 칩 전체적인 영향을 준다. 따라서 본 논문은 이전 연구에서의 고속 홀로그램 생성을 위한 하드웨어에서 메모리 접근에 대하여 고찰하고 본 연구팀에서 구현한 시스템 모델을 이용하여 접근 방법을 통하여 홀로그램 생성기의 메모리 접근속도에 대하여 분석하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (A)
• /
• pp.724-726
• /
• 2005

메모리 관련 수행은 일반적으로, 임베디드 시스템에서의 전체 전력 소모에서 상당한 양을 차지하고 있으며, 임베디드 시스템에서 사용되는 메모리 중 상당수가 에너지 절약을 용이하도록 다중의 작동 모드(예: 액티브, 스탠바이, 냅, 파워다운) 기능을 지니고 있다. 본 논문에서는 메모리 접근 코드의 스케줄링이 전력 소모에 미치는 관계를 이용함으로서 메모리의 작동 모드를 최대한 활용하는 문제에 대한 해결책을 제시한다. 기존의 방법에서는 (1) 제한된 레지스터 조건을 만족함과 (2) 효율적인 메모리 접근 모드 (예: 페이지, 버스트 모드) 활용 등을 후반부의 별개 작업으로 고려한 반면, 본 제안한 방법은 (1)과 (2) 두 요소를 메모리 접근 코드 스케줄링에 긴밀히 결합시켜 전력 소모를 효과적으로 줄이고자 하였다. 벤치마크를 사용한 실험에서 우리가 제안한 방법을 사용하면, 기존의 일방적 우선순위를 기반으로 한 그리디 방식보다 평균 $32.13\%$ 더 적은 전력 소모를 가짐을 입증하였다.

• 전자공학회논문지CI
• /
• 제43권5호
• /
• pp.1-7
• /
• 2006

본 논문에서는 임베디드 시스템에서 사용되는 대표적 저전력 마이크로컨트롤러인 ATmega128을 대상으로 명령어 레벨의 소모전류를 측정, 모델링하였다. 마이크로컨트롤러가 소모하는 전류는 메모리의 접근 유무에 의해 차이가 나며, 메모리 접근 명령어가 메모리 비접근 명령어에 비해 내부 메모리 기준으로 17% 더 높은 전류소모를 나타낸다. 프로그램의 메모리 접근 명령어 사용빈도가 높을수록, 메모리 계층구조에서 낮은 계층의 정보를 접근할수록 프로그램의 전력소모는 비례한다고 관찰된다. 본 논문에서는 명령어 레벨의 소모전류모델화를 통하여 실제 프로그램의 전력소모를 예측, 분석하고 메모리 접근 명령어의 비율을 줄이는 방향으로 프로그램의 전력소모를 최적화한다. 또한 마이크로컨트롤러 기반 시스템에서 프로그램 실행 전력을 최적화할 수 있는 기법을 하드웨어와 소프트웨어 측면에서 다양하게 제안한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.1685-1688
• /
• 2004

플래시 메모리는 안정적으로 정보를 저장하고 전송이 편하다는 측면에서 휴대용 저장매체로 많이 사용되고 있다. 그리고 셋탑박스(set-topbox), PDA와 같은 임베디드 시스템 역시 저전력 소비와 빠른 접근 시간을 요구한다는 측면에서 플래시 메모리를 저장 장치로 사용하고 있다. 그러나 플래시 메모리는 덮어쓰기가 불가능하고 지우는 속도가 느리다는 단점이 있다. 따라서 시스템의 성능을 향상시고 플래시 메모리의 수명을 늘이기 위해서 플래시 메모리의 효율적인 지움 정책은 반드시 고려되어야 하는 사항이다. 본 논문에서는 현재 알려져 있는 플래시 메모리 지움 정책을 설명하고 우선순위 조정을 통해 Wear-leveling을 구현함으로써 효율적으로 플래시 메모리를 지우는 방법을 제안한다. 이것은 Greedy 접근방식을 수정한 것으로 균등한 접근에 잘 동작할 뿐만 아니라 플래시 메모리 내에서 지우는 곳을 고르게 안배함으로써 플래시 메모리의 수명을 연장시킬 수 있다는 장점을 가진다.

• 한국정보통신학회논문지
• /
• 제18권2호
• /
• pp.335-344
• /
• 2014

본 논문은 이전 논문들에서 제안한 고속 홀로그램 생성기 구조의 입출력을 분석하여 가상의 마스터(Virtual Master, VM)를 구현하여 홀로그램 생성기의 입출력 신호 패턴을 생성하고, 이를 이용하여 AXI(Advanced eXtensible Interface)기반의 시스템과 연동하여 메모리 접근에 대한 분석하였다. 또한 메모리에 맵핑방법을 통하여 메모리 접근 시 레이턴시를 줄이는 방법을 제안하고 구현한 시스템을 통하여 메모리 접근에 대하여 분석하였다. 제안한 메모리 맵핑 방법을 통하여 분석하였을 때 약 3배 가량 행 활성화(Activation)을 줄여 레이턴시를 줄일 수 있었다.

• 정보처리학회논문지A
• /
• 제11A권5호
• /
• pp.373-382
• /
• 2004

이 논문에서는 내장형 소프트웨어의 성능 향상을 위하여 사용될 수 있는 레지스터 프로모션의 새로운 기법을 제안한다. 레지스터 프로모션은 프로그램 내의 메모리 접근 연산(memory access)을 레지스터 접근 연산(register access)으로 바꾸어서 프로그램의 성능 향상을 꾀하는 최적화 방법 중의 하나이다. 제안된 방법에서는 프로파일링(profiling)을 통하여 주어진 소스 코드 내에서의 메모리 접근 연산에 대한 트레이스(trace)를 얻는다. 그리고 각 함수의 수행 횟수에 대한 프로파일링 결과로부터 높은 동적 호출 횟수를 가지는 대상 함수를 선정하여 제안된 레지스터 프로모션 기법을 적용한다. 이와 같이 최적화의 대상이 되는 함수의 수를 줄임으로써 컴파일 시간을 줄일 수 있다. 최적화 대상 함수의 메모리 트레이스를 탐색하여 레지스터 접근 연산으로 변경될 경우 수행 사이클을 줄일 수 있는 메모리 접근 연산을 찾는다. 찾아진 메모리 접근 연산에 대해서는 컴파일러의 중간단계 코드를 수정하여 프로모션 레지스터를 할당한다. 이와 같은 과정을 거쳐 메모리 접근 연산이 프로모션 레지스터에 대한 접근 연산으로 대체되고 이로부터 성능향상을 얻을 수 있다. 제안된 레지스터 프로모션 기법을 ARM과 MCORE 프로세서용 컴파일러에 적용한 후 MediaBench와 DSPStone 벤치마크을 이용하여 실험한 결과 ARM과 MCORE 프로세서에 대하여 각각 평균 14%와 18%의 성능향상을 얻을 수 있었다.

• 전자공학회논문지
• /
• 제51권4호
• /
• pp.33-41
• /
• 2014

본 논문에서는 모바일 시스템 환경에서 멀티포트 메모리 컨트롤러의 특성을 고려한 직접 메모리 접근 컨트롤러를 사용하여 고속 데이터 전송을 효과적으로 수행하는 메모리 액세스 방법을 보인다. 제안된 직접 메모리 접근 컨트롤러는 여러 개의 직접 메모리 접근 채널을 제어 할 수 있는 통합 채널 관리 기능을 제공하며, 그 채널들은 물리적으로 분리되어 서로 독립적으로 동작한다. 제안된 직접 메모리 접근 방법을 통한 데이터 전송을 이용함으로써 읽기 동작에 대하여 72%, 쓰기 동작에 대하여 69%의 데이터 전송 성능 향상을 얻었다. 특히, 4 채널 접근 모드에 대해서 제안된 방법이 기존 직접 메모리 접근 방법에 비하여 63% 적은 전체 전송 사이클을 가짐으로써 전송 성능 향상에 기여할 수 있음을 보인다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 추계학술발표대회
• /
• pp.37-40
• /
• 2014

프로세서와 메모리 간의 속도 차이로 인해 메모리 시스템의 성능 향상이 프로세서의 성능을 높이기 위한 중요한 요인이 되었고, 이를 위해 캐시 미스율을 감소시키는 방법이 연구되고 있다. 데이터 프리페치는 캐시의 미스율을 감소시키는 기법 중 하나이며 실제로 최근 프로세서에서 메모리 시스템의 성능을 향상시키기 위해 사용된다. 데이터 프리페치를 효과적으로 수행하기 위해서 메모리 주소의 접근 패턴을 파악하는 것이 중요하며, 이를 위해 순차적으로 접근하는 경우, 한 종류의 1 보다 크거나 같은 간격(stride)으로 뛰면서 접근하는 경우, 다수의 간격이 규칙적으로 반복되며 접근하는 경우 등의 다양한 패턴을 찾는 프리페치 기법들이 등장했다. 본 논문에서 소개하는 다중 간격 프리페치의 경우, 메모리 공간을 메모리 주소의 일부 상위 비트를 통해 여러 개의 영역으로 나누고, 하나의 패턴을 하나의 영역 안에서만 학습하여, 다른 영역에 속한 메모리 주소 접근 시 현재 학습하는 패턴에 어긋나는 주소라고 여기기 때문에 학습을 방해하지 않도록 하였다. 그러나 이 방법은 영역의 크기보다 같은 패턴을 갖는 메모리 주소 스트림의 크기가 더 클 때, 접근 주소의 영역이 바뀜으로 인해 불필요한 학습을 추가적으로 해야 하는 문제점이 있다. 이에 본 논문에서 인접 영역 테이블(ART: Adjacent Region Table)을 이용하여 같은 패턴을 갖는 메모리 접근 스트림의 크기가 영역의 크기보다 클 경우, 기존의 학습된 패턴대로 프리페치를 수행할 수 있도록 하였다. 본 논문에서 제안한 알고리즘으로 실험한 결과, 기존의 다중 간격 프리페치보다 캐시 미스율을 약 6.7% 낮췄고, 시스템 전체의 성능의 지표인 IPC의 경우, 약 5.78% 높아지는 성능 향상의 결과를 얻었다.

• 대한전자공학회논문지TC
• /
• 제37권1호
• /
• pp.88-97
• /
• 2000

초고속이면서 소요 메모리의 크기를 극소화한 IP 라우터용 Lookup 알고리즘을 제안하고 성능을 분석하였다. 메모리 크기가 작으므로 고속/고가의 SRAM(10ns)을 사용할 수 있고, 구조가 간단하여 하드웨어로 구현 가능하였다. 본 장치는 1${\sim}$3회의 메모리 접근을 통해 Lookup이 가능하고, IPMA 사이트에서 구한 40,000개의 라우팅 정보를 이용하여 시뮬레이션한 결과 대략 ${\sim}$316KB의 포워딩 테이블용 메모리만이 소요된다. 이때 압축을 수행하는 옵셋 임계치는 8이다. ALTERA EPM7256시리즈에 100MHz 클럭을 이용하여 모사시험한 결과 10ns 접근속도를 가진 SRAM 기준으로 2회의 메모리 접근만으로 Lookup하는 경우 45ns의 접근시간이 소요되며, 3회의 메모리 접근이 필요한 경우는 ${\sim}$177ns의 접근시간이 소요된다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.633-635
• /
• 2000

상호연결망을 기반으로 하는 공유메모리 다중처리기의 성능은 공유메모리 접근 속도에 많은 영향을 받는다. 선인출 기법은 프로세서의 계산과 데이터의 접근을 중첩시켜 메모리의 접근 속도를 줄인다. 기존의 선인출 기법들은 캐쉬미스 양을 줄이는 것만을 생각하여 상호연결망의 상황을 고려하지 않은 문제점이 있다. 본 논문에서는 응답이 늦은 선인출 이용하여 선인출 양을 조절함으로써 상호연결망의 경쟁을 줄이는 새로운 선인출 기법을 제안하고 프로그램 구동 모의실험을 통해 기존의 선인출 기법[1]에 비해 더 좋은 성능을 나타냄을 보인다.