DOI QR코드

DOI QR Code

Performance Improvement Method of Multi-Port Memory Controller Using An Effective Multi-Channel Direct memory Access Management

효과적인 다채널 직접 메모리 접근 관리를 통한 멀티포트 메모리 컨트롤러의 성능 향상 방법

  • Chun, Ik-Jae (Electronics and Telecommunications Research Institute) ;
  • Lyuh, Chun-Gi (Electronics and Telecommunications Research Institute) ;
  • Roh, Tae Moon (Electronics and Telecommunications Research Institute) ;
  • Lee, Moon-Sik (Electronics and Telecommunications Research Institute)
  • Received : 2013.09.11
  • Accepted : 2014.04.03
  • Published : 2014.04.25

Abstract

This paper presents an effective memory access method for a high-speed data transfer on mobile systems using a direct memory access controller that considers the characteristics of a multi-port memory controller. The direct memory access controller has an integrated channel management function to control multiple direct memory access channels. The channels are physically separated and operate independently from each other. Experimental results show that the proposed direct memory access method improves the transfer performance by up to 72% and 69% on read and write transfer cycles, respectively. The total number of transfer cycles of the proposed method is 63% less than in a commercial method under 4-channel access.

본 논문에서는 모바일 시스템 환경에서 멀티포트 메모리 컨트롤러의 특성을 고려한 직접 메모리 접근 컨트롤러를 사용하여 고속 데이터 전송을 효과적으로 수행하는 메모리 액세스 방법을 보인다. 제안된 직접 메모리 접근 컨트롤러는 여러 개의 직접 메모리 접근 채널을 제어 할 수 있는 통합 채널 관리 기능을 제공하며, 그 채널들은 물리적으로 분리되어 서로 독립적으로 동작한다. 제안된 직접 메모리 접근 방법을 통한 데이터 전송을 이용함으로써 읽기 동작에 대하여 72%, 쓰기 동작에 대하여 69%의 데이터 전송 성능 향상을 얻었다. 특히, 4 채널 접근 모드에 대해서 제안된 방법이 기존 직접 메모리 접근 방법에 비하여 63% 적은 전체 전송 사이클을 가짐으로써 전송 성능 향상에 기여할 수 있음을 보인다.

Keywords

References

  1. ARM, AMBA Specification (Rev 2.0), http://www.arm.com
  2. ARM, AMBA AXI Protocol Specification (v1.0), http://www.arm.com, 2004.
  3. C.-H. Yu, C.-K. Liu, C.-H. Kang, et al., "An efficient DMA controller for multimedia application in MPU based SoC," IEEE Int. Conf. on Multimedia and Expo, pp. 80-83, 2007.
  4. G. Ma and H. He, "Design and implementation of an advanced DMA controller on AMBA-based SoC," IEEE Int. Conf. on ASIC, pp. 419-422, 2009.
  5. K.-J. Lin, C.-H. Huang, and C.-C. Lo, "Design and Implementation of a Schedulable DMAC on an AMBA-Based SOPC Platform," IEEE Asia Pacific Conference on Circuits and Systems, pp.279-282, Dec. 2006.
  6. Texas Instrument, TM320C6000 peripherals reference guide, http://www.ti.com
  7. S. Srinivasan and D.B. Stewart, "High speed hardware assisted real time interprocess communication for embedded microcontrollers," Proc. of the 21st Real-Time Systems Symposium, pp. 269-279, 2000.
  8. ARM, PrimeCell AHB SDR and NAND Memory Controller (PL242) Technical Reference Manual, Dec. 2006.
  9. Synopsys, DesignWare DDR2/3-Lite memory Controller IP, http://www.synopsys.com
  10. ARM, PrimeCell DMA Controller (PL080) (Rev r1p3), http://www.arm.com