• 제목/요약/키워드: 멀티코어

검색결과 413건 처리시간 0.023초

병렬 어레이 프로세서 기반 U-Chip 및 H.264 디코더의 병렬 파이프라인 구조 (Parallel Pipeline Architecture of H.264 Decoder and U-Chip Based on Parallel Array)

  • 석정희;여준기;노태문
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2013년도 추계학술대회
    • /
    • pp.161-164
    • /
    • 2013
  • 본 논문에서는 다양한 멀티미디어 코덱을 고속으로 처리하기 위하여 전용하드웨어가 아닌 병렬 어레이 프로세서 기반의 U-Chip(Universal-Chip) 구조를 제안하고 TSMC 80nm 공정을 사용하여 11,865,090개의 게이트 수를 가지는 칩으로 개발하였다. U-Chip은 역양자화(IQ), 역변환(IT), 움직임 보상(MC) 연산을 위한 $4{\times}16$ 개의 프로세싱 유닛으로 구성된 병렬 어레이 프로세서와 문맥적응적 가변길이디코딩(CAVLC)을 위한 비트스트림 프로세서와 인트라 예측(IP), 디블록킹필터(DF) 연산을 위한 순차 프로세서와 DMAC의 데이터 전송 및 각 프로세서를 제어하여 병렬 파이프라인 스케쥴링을 처리하는 시퀀서 프로세서 등으로 구성된다. 1개의 프로세싱 유닛에 1개의 매크로블록 데이터를 맵핑하여 총 64개의 매크로블록을 병렬처리 하였다. 64개 매크로블록의 대용량 데이터 전송 시간과 각 프로세서들의 연산을 동시에 병렬 파이프라인 함으로서 전체 연산 성능을 높일 수 있는 이점이 있다. 병렬 파이프라인 구조의 H.264 디코더 프로그램을 개발하였고 제작된 U-Chip을 통해 $720{\times}480$ 크기의 베이스라인 프로파일 영상에 대하여 코어 192MHz 동작, DDR 메모리 96MHz 동작에서 30fps의 처리율을 가짐을 확인하였다.

  • PDF

멀티 코어 프로세서의 온도관리를 위한 방안 연구 및 열-인식 태스크 스케줄링 (Thermal Management for Multi-core Processor and Prototyping Thermal-aware Task Scheduler)

  • 최정환
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제35권7호
    • /
    • pp.354-360
    • /
    • 2008
  • 최신의 마이크로프로세서 설계에서는 전력 관련 문제들이 중요한 고려사항이 되었다. 온-칩(On-chip) 온도 상승은 이와 관련하여 중요한 요소로 부각되었다. 이를 적절하게 처리하지 않을 경우 냉각 비용과 칩 신뢰성에 부정적인 결과를 초래한다. 이 논문에서 우리는 시간적/공간적인 핫 스폿(Hot spot) 완화를 위한 설계들과 열 시간 상수, 작업부하 변동, 마이크로프로세서의 전력 분배 사이의 보편적인 상충관계(Trade off)들을 조사한다. 우리의 방안은 작업부하의 실행위치/순서를 변경하고 동시실행 스레드의 수를 조절하여 시스템의 공간 및 시간적인 열 틈새(Heat slack)에 영향을 줌으로써, 운영체계(OS)와 이미 시스템에 존재하는 하드웨어의 지원만으로 적절한 시간제한내에 작업부하를 조절함으로써 온-칩 온도를 낮출 수 있다.

임베디드 마이크로 프로세서의 전력 소비에 대한 연구 (A Study on Power Dissipation of Embedded Microprocessors)

  • 이종복
    • 한국인터넷방송통신학회논문지
    • /
    • 제18권4호
    • /
    • pp.169-175
    • /
    • 2018
  • 프로세서의 전력 소비량은 최근에 이르러 고성능 마이크로프로세서 및 멀티코어프로세서 뿐만이 아니라 임베디드 시스템 및 모바일 장치에 매우 중요하게 대두되고 있다. 이러한 전력 소비량은, 하드웨어 및 소프트웨어 설계자로 하여금 성능과 전력에 대한 올바른 타협점을 찾도록 하는 바탕이 된다. 대부분의 전력 분석 도구들은 반도체 칩 레이아웃이나 평면계획이 완료된 후에야 최소의 정확도를 갖게 되며 또한 느리다. 본 논문에서는 전력 분석기와 연동이 가능한 빠른 속도를 갖는 임베디드 마이크로프로세서 명령어 자취형 (trace-driven) 모의실험기를 개발하였다. 또한, MiBench 임베디드 벤치마크를 입력으로 모의실험을 수행하여 기존의 도구보다 훨씬 빠른 속도로 명령어 당 평균 전력 소비량을 측정하였다.

파장다중 네트워크에 사용될 광 패킷 스위치 구조 (A Photonic Packet Switch for Wavelength-Division Mdltiplexed Networks)

  • 최영복;김해근;주성순;이상화
    • 한국통신학회논문지
    • /
    • 제27권10C호
    • /
    • pp.937-944
    • /
    • 2002
  • 인터넷 트래픽의 급속한 증가로 인해 보다 큰 네크워크 용량이 요구되고 있다. 광 패킷 교환은 상이한 유형의 데이터를 지원하는 미래의 네트워크에서 필요한 특성들인 고속의 데이터 교환, 데이터 속도와 유형에 대한 투명성 등을 제공하여 준다. 본 논문에서는 IP 전송을 위해 광 패킷 코어 스위치와 광섬유링크로 구성된 광 백본 네트워크를 정의한다. 그리고 WDM 광 네트워크에서 광섬유 상에 존재하는 다수의 파장링크의 전 대역을 통합하여 단일매체의 대역으로 관리하는 멀티링크 광 패킷 스위치를 제안한다. 제안된 스위치는 WDM 버퍼를 사용할 뿐만 아니라 출력 링크의 광 패킷 메모리를 균등하게 사용하여, 필요한 메모리의 수를 줄임으로써 광 패킷 메모리를 경제적으로 실현할 수 있다. 컴퓨터 시뮬레이션에 의한 성능평가의 결과는 제안 스위치의 휴효성을 보여준다.

유즈케이스를 통해 분석해 본 I/O 처리방식에 따르는 CPU처리 부하 비교연구 (Comparison study of CPU processing load by I/O processing method through use case analysis)

  • 김재영
    • 항공우주시스템공학회지
    • /
    • 제13권5호
    • /
    • pp.57-64
    • /
    • 2019
  • 항공전자 시스템은 유지비용 감소 및 운용성능 향상을 위하여 기능을 모듈화, 통합화 설계를 적용한 모듈 통합형 항공 전자 시스템으로 개발 되어지고 있으며, 다양한 임무 제어 수행을 위해서 가상화 기술을 적용한 파티셔닝 운용체제를 적용 하고 있다. 가상화 기술을 적용 할 경우 CPU 처리 부하 분배는 중요한 고려 대상이며, 특히 입출력 처리 시간에 대한 불확실성은 안정성 있는 항공전자 시스템 설계에 있어 위험 요소 중 하나이다. 본 논문에서는 유즈케이스를 통해 입/출력 처리 방식에 따르는 CPU 처리 부하량을 비교 분석하여 공간적/시간적 파티셔닝 예시에 적용함으로써 입/출력 처리 방식의 영향성을 검토하고자 한다.

한국어 발화 문장에 대한 비언어 표현 정보를 자동으로 생성하는 모델 (A Model to Automatically Generate Non-verbal Expression Information for Korean Utterance Sentence)

  • 김재윤;장진예;김산;정민영;강현욱;신사임
    • 한국정보과학회 언어공학연구회:학술대회논문집(한글 및 한국어 정보처리)
    • /
    • 한국정보과학회언어공학연구회 2023년도 제35회 한글 및 한국어 정보처리 학술대회
    • /
    • pp.91-94
    • /
    • 2023
  • 자연스러운 상호작용이 가능한 인공지능 에이전트를 개발하기 위해서는 언어적 표현뿐 아니라, 비언어적 표현 또한 고려되어야 한다. 본 논문에서는 한국어 발화문으로부터 비언어적 표현인 모션을 생성하는 연구를 소개한다. 유튜브 영상으로부터 데이터셋을 구축하고, Text to Motion의 기존 모델인 T2M-GPT와 이종 모달리티 데이터를 연계 학습한 VL-KE-T5의 언어 인코더를 활용하여 구현한 모델로 실험을 진행하였다. 실험 결과, 한국어 발화 텍스트에 대해 생성된 모션 표현은 FID 스코어 0.11의 성능으로 나타났으며, 한국어 발화 정보 기반 비언어 표현 정보 생성의 가능성을 보여주었다.

  • PDF

슬라이스 기반 비디오 코덱 병렬화 기법 (Parallelization Method of Slice-based video CODEC)

  • 남정학;지봉일;조현호;심동규;조대성
    • 대한전자공학회논문지SP
    • /
    • 제47권6호
    • /
    • pp.48-56
    • /
    • 2010
  • 최근 멀티미디어 서비스에 대한 사용자들의 고화질, 고해상도 요구에 따라 비디오 코덱의 연산량이 크게 증가되었기 때문에, 모바일 장치 멀티미디어 장치에서 실시간 영상 서비스를 위해서는 많은 속도 개선이 필요하다. 이에 새롭게 등장한 멀티 코어 플랫폼을 이용한 코덱 병렬화에 대한 연구가 많이 이루어지고 있다. 본 논문에서는 비디오 코덱을 슬라이스 기반으로 병렬화 하는 방법을 제안한다. 병렬화를 위한 새로운 병렬 슬라이스(parallel slice)를 정의하고, 부호화 효율을 고려하여 병렬 슬라이스에 적합한 부호화 순서를 제안한다. 또한, 제안하는 슬라이스간의 동기화 시간을 최소화하기 위하여 복호화 가능 여부를 각각의 슬라이스에서 판단하는 동기화 방법을 제안한다. 제안하는 병렬화 슬라이스를 H.264/AVC에 적용하여 CIF 영상에 대해서 3.4%의 비트율 증가에 27.5%의 병렬화 속도 개선을 얻었으며, 720p 영상에 대해서는 2.7%의 비트율 증가에 40.7%의 병렬화 속도 개선을 얻었다.

MSRP를 이용한 M2M 플랫폼 구조 (M2M Network Platform Using the MSRP)

  • 김정호;빈재만;강승찬;이재오
    • 한국산학기술학회논문지
    • /
    • 제17권4호
    • /
    • pp.752-757
    • /
    • 2016
  • M2M(Machine to Machine) 통신은 사람이 직접적으로 간섭하지 않더라도, 네트워크 통신을 경유하여 비즈니스 응용프로그램과 장치가 서로 의사소통을 수행한다. 본 논문에서 수행한 연구의 목적은 IMS(IP Multimedia Subsystem) 기반의 M2M 수평 서비스 플랫폼을 이용하여, M2M 게이트웨이를 사용하는 IMS 네트워크 코어를 통해 M2M 장치와 M2M AS(Application server)를 연결하는 것이다. IMS는 모바일 사용자에게 IP 멀티미디어 서비스를 제공하기 위해 3rd Partnership Project (3GPP)의 무선 표준기구가 정의한 아키텍처 프레임 워크이다. 본 논문에는 MSRP를 이용한 IMS기반의 수평적 M2M 네트워크 서비스 플랫폼의 설계와 구현이 기술되어 있다. 그리고 프로토콜과 기본 아키텍쳐를 요약하였으며, 아키텍쳐의 호출 흐름과 각 프로세스에서의 작동 요소, 아키텍쳐의 설계에 관한 자세한 설명을 제공한다. 또한, 제안하는 플랫폼의 설계와 구현 과정, 사용된 각각의 도구, 구성 요소의 선택과 그것의 중요성에 관한 설명이 서술되어 있다. 또한, M2M 게이트웨이, M2M 응용 프로그램 서버, 오픈 IMS 코어, 비즈니스 응용 프로그램과 M2M 장치를 설계하고 구현하는 방법을 설명한다.

하이브리드 연구망 기반의 분산 가상형 네트워크 운영 및 리소스 정보 관리 기술 연구 (Distributed and Virtual Network Operations and Contents Management Based on Hybrid Research Networks)

  • 김동균;이명선;변옥환;김승해
    • 한국콘텐츠학회논문지
    • /
    • 제12권10호
    • /
    • pp.11-21
    • /
    • 2012
  • 하이브리드 네트워크 인프라는 Internet2, SURFNet 등의 선도 연구망 커뮤니티에게 가장 우선적인 기술로 대두되고 있다. 그러나, 첨단(high-end) 응용의 종단 간 협업 연구를 위하여 필수적인 하이브리드 연구망 간의 인터도메인 협업 인프라는 실질적인 아키텍쳐의 설계와 구현에 있어서 아직도 많은 연구를 필요로 하고 있다. 따라서 본 논문에서는 하이브리드 연구망 기반의 분산 가상형 네트워크 운영과 리소스 정보 관리를 위한 프레임워크를 제안하고, 이를 기반으로 코어 시스템을 구현하였다. 제안된 프레임워크는 멀티도메인 하이브리드 연구망 운영과 관리를 위하여 분산형 아키텍쳐로 설계되었다. 분산 가상형 네트워크 운영 프레임워크는 네트워크 도메인 내에서 자치성과 독립적인 제어를 유지하면서 인터도메인 네트워크 간의 협업을 가능케 함으로써, 연구자 및 실험자가 스스로 생성한 가상 네트워크를 운영 관리 할 수 있는 환경을 제공할 수 있다. 본 논문에서는 제안된 프레임워크를 위한 세부적인 구조와 기술을 다루며, 이러한 환경이 어떻게 고성능 첨단(high-end) 응용을 위하여 활용될 수 있는지에 대하여 고찰한다.

자가검출회로 내장의 자가치유시스템 설계 (Design for Self-Repair Systm by Embeded Self-Detection Circuit)

  • 서정일;성낙훈;오택진;양현모;최호용
    • 대한전자공학회논문지SD
    • /
    • 제42권5호
    • /
    • pp.15-22
    • /
    • 2005
  • 본 논문에서는 생명체의 구조를 모방하여, 디지털시스템에서 자가검출과 자가치유가 가능한 구조를 제안한다. 자가치유시스템은 인공 셀의 2차 배열과 여분의 인공 셀로 구성된다. 인공 셀은 멀티플렉서를 기본으로 한 로직블록(logic block)과 로직블록을 제어하기 위한 게놈블록(genome block)으로 구성된다. 인공 셀은 자가검출이 가능하도록 DCVSL (differential cascode voltage switch logic)구조로 설계된다. 만약 인공 셀에서 고장이 발생하면, 자가 검출되고 고장 난 인공 셀이 속한 열은 bypass기능만을 가지고 치유를 위해, 여분 셀과 이웃 셀을 이용하여 시스템을 재구성한다. 하이닉스 $0.35{\mu}m$공정을 이용해 $1.14{\times}0.99mm^2$의 코어면적을 가지는 2비트 업다운카운터를 제작하였고 회로시뮬레이션과 칩 테스트를 통해 검증하였다.