• 한국정보과학회논문지:데이타베이스
• /
• 제37권5호
• /
• pp.275-284
• /
• 2010

GPU는 대용량 데이터 처리를 위해 특화된 멀티 코어 기반의 스트림 프로세서로서 빠른 데이터 처리 속도 및 높은 메모리 대역 동의 장점을 가지며, CPU에 비해 가격이 저렴하다. 최근 이러한 GPU의 특성용 활용하여 범용 컴퓨팅 분야에 활용하고자 하는 시도가 계속되고 있다. 엔비디아에서 발표한 범용 병렬 컴퓨팅 아키텍처인 쿠다(CUDA) 프로그래밍 모델의 경우 프로그래머가 GPU 상에서 동작하는 범용 어플리케이션을 보다 손쉽게 개발할 수 있도록 지원한다. 본 논문에서는 쿠다 프로그래밍 모델을 이용하여 기본적인 중첩-반복 스카이라인 알고리즘을 병렬화시킨다. 그리고 스카이라인 알고리즘의 특성을 고려하여 GPU 자원용 효율적으로 사용할 수 있도록 GPU의 메모리 및 명령어 처리율에 중점을 두고 단계적인 최적화를 진행한다. 최적화 단계에 따라 각각 다른 성능 개선이 나타나는 것을 확인하였으며, 그 결과 기본 병렬 중첩-반복 알고리즘에 비해 평균 80%의 성능이 향상됨을 확인하였다.

• 정보처리학회논문지A
• /
• 제10A권4호
• /
• pp.389-396
• /
• 2003

인피니밴드(InfiniBand) 기술은 클러스터 컴퓨팅용 고성능 시스템 연결망으로의 활용을 목적으로 컴퓨터 업계를 중심으로 활발히 개발되고 있는 차세대 시스템 연결망 기술이다. 본 논문에서는 고성능 클러스터 시스템을 위한 인피니밴드 시스템 연결망의 설계와 구현을 다루며, 특히 이중(dual) ARM9 프로세서를 기반으로 한 인피니밴드 호스트 채널 어댑터(host channel adapter HCA) 개발에 초점을 맞추어 기술한다. KinCA라는 코드명이 부여된 HCA는 클러스터 시스템의 각 호스트 노드(host node)를 하드웨어 및 소프트웨어적으로 인피니밴드 연결망에 연결한다. ARM9 프로세서 코어는 다중 처리기 구성을 위해 필요한 기능을 지원하지 않으므로, 두 개의 프로세서간 통신 및 인터럽트 메커니즘을 설계하여 Kinch 칩에 내장하였다. 일종의 SoC인 KinCA 칩은 0.18$\mu\textrm{m}$ CMOS 기술을 사용하여 564핀 BGA(Ball Grid Array) 소자로 제작되었다. KinCA는 호스트 노드에 장착되어 송신과 수신 각각에 대하여 10Gbps의 고속 대역폭을 제공함으로써 고성능 클러스터 시스템의 구현을 가능하게 해준다.

• 한국전자통신학회논문지
• /
• 제15권3호
• /
• pp.413-420
• /
• 2020

군 전술정보통신체계(TICN: Tactical Information and Communication Network)는 이동기지국시스템(MSAP: Mobile Subscriber Access Point)을 활용하여 음성 및 데이터 등 실시간 멀티미디어 서비스를 제공한다. 이때 소용량 무선전송체계와 대용량 무선전송체계를 통해 외부전송로를 구성하게 된다. 각 무선전송체계의 통신기기들은 전술차량에 탑재되고 전술차량에 공급전원이 통합전원제어장치로 절체 될 때 전원차단을 예방하기 위해 2차전지가 사용된다. 본 논문은 이동기지국시스템 통합제어장치 배터리 충전용 무선전력전송기기를 장하분배법을 이용하여 기본 설계하고 공극에 의한 설계 변수인 1차 측 권선 수와 코어 재질선정을 FEM(Finite Elements Method) 해석을 통해 확인하였다.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.75-84
• /
• 2017

초고속 환경에서 대용량 데이터에 대한 안정적 기록 및 효율적인 데이터 접근의 필요성은 갈수록 높아지고 있다. 이와 관련된 기초과학의 한 분야로 방대한 천체 관측 데이터를 생산하는 VLBI(: Very Long Baseline Interferometer)가 있는데 고분해능, 고감도 관측 연구를 수행하기 위해서는 고성능의 데이터 저장 시스템이 요구된다. 하지만 시장에 출시된 대다수 클라우드 기반 스토리지는 일반 IT, 금융, 행정 서비스 지원을 위한 저용량, 복수 스트림의 비정형 데이터에 최적화되어 있기 때문에 빅 스트림 데이터 기록을 위한 최적의 대안이 될 수 없다. 본 논문에서는 이를 극복하기 위한 방안으로 데이터 입출력 처리에 있어 고성능, 동시성에 최적화된 데이터 저장 시스템을 설계하고자 한다. 이를 위해 멀티 코어 CPU 환경에서 libpcap, pf_ring 등의 API 호출을 통해 패킷 입출력 모듈을 구현하였고 외부로부터 유입되는 데이터를 효율적으로 처리할 수 있도록 소프트웨어 RAID(: Redundant Array of Inexpensive Disks) 기반의 확장성 있는 스토리지를 구축하였다.

• 한국컴퓨터정보학회논문지
• /
• 제20권4호
• /
• pp.33-40
• /
• 2015

본 논문에서는 원격 제어 기능을 갖는 교육용 로봇 시스템을 임베디드 환경에서 설계 및 구현하였다. 로봇 시스템의 기반이 되는 센싱 정보 처리와 소프트웨어 설계, 및 프로그래밍 실습 교육을 위한 템프릿 설계 기법을 제시하였다. 시스템의 개발 환경으로 CPU는 Cortex-M3 코어를 사용한 LPC1769 프로세서, 디버깅 환경은 LPCXPRESSO, 펌웨어 개발 언어는 C언어를, OS는 FreeRTOS를 사용하였다. 시스템 동작 과정은 무선 RF 통신을 이용하여 서버의 제어 명령을 수신하여, 교육용 로봇의 다양한 센서를 구동시킨다. 교육 과정으로는 로봇의 기본 동작 프로그램을 제공하여 실습생으로 하여금 컴파일 및 로딩이후 데모 동작을 우선 실행하도록 하였다. 이후 이의 데모 기능의 프로그래밍 기술을 교육하기 위해 단계별로 교육하도록 하였다. 로봇 동작과정에 대한 실습과 그에 대한 프로그래밍 기법이다. 또한 서버와 로봇간 통신 기법은 RF 통신환경에서 독자적인 프로토콜이 설계되었고, 로봇 센싱 데이터 처리과정을 분석하여 만족할 만한 성능 처리 결과를 제시하였다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.59-65
• /
• 2008

UHF 대역과 13.56MHz를 동시에 지원하는 단일 패키지의 Multi band RFID 리더를 설계하고 SIP (System in Package)로 구현하였다. 제안된 리더 시스템은 UHF 대역에서 많이 사용되는 EPC Class1 Gen.2 표준과 HF대역인 13.56MHz에서 사용하는 ISO14443 A/B, ISO15693 프로토콜을 지원하고, RISC 코어에 탑재된 내장형 S/W에 의하여 동작 모드를 선택하도록 설계되었다. 제작된 시스템은 $40mm{\times}40mm$, 4 layer의 SiP 위에 구성되어 있으며 3.3V의 단일 공급전압으로 최대 210mA의 전류소모를 통해 13.56MHz의 경우 최대 5cm, UHF 대역의 경우 최대 20cm 인식거리를 실현하였다.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 2003년도 춘계학술대회
• /
• pp.8-13
• /
• 2003

최근 인터넷에서는 인터넷 방송, 영상회의, VoIP 등 서비스 품질 보장을 요구하는 새로운 멀티미디어 서비스들의 출현으로 서비스 품질(QoS) 제공이 주요한 과제 가운데 하나다. 이를 위해 차등서비스 구조(DiffServ)가 제시되었는데, 이 구조는 트래픽을 흐름들의 집합을 단위로 서비스를 차별하고, 이를 위해 AF, EF, BE 등 다양한 트래픽 클래스와 이들 사이의 서비스 우선순위를 정의되고 있다. 그러나 AF PHB 메카니즘은 AF out-profile 패킷과 BE 패킷 사이에 초과 자원을 어떻게 공유할 지에 대한 규격이 정해져 있지 않다 따라서 BE 패킷에 대해 좀 더 좋은 서비스를 제공하기 위해 이 두 클래스 패킷 사이에 공평한 공유 메카니즘이 적용되는 것이 필요하다. 본 연구에서는 차등 서비스 영역 내에서 동적 스케줄링과 버퍼관리기법을 이용하여 코어 라우터에서 AF out-profile 패킷으로부터 BE 트래픽을 보호하기 위한 수정된 가중치 라운드 로빈 방식과 동적 버퍼관리기법을 제안하고, 성능을 평가하기 위해 시뮬레이션을 수행한다 시뮬레이션 결과, 제안한 방법은 AF out-profile 패킷으로부터 BE 패킷을 잘 보호할 뿐만 아니라 혼잡상태에서 AF in-profile 패킷도 잘 보호하는 것을 알 수 있었다.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.83-93
• /
• 2014

최근 수년간 전기적 상호 연결 (electrical interconnect, EI) 기반 네트워크-온-칩 (Network-on-Chip, NoC) 에 대한 연구가 활발히 진행되고 있는 가운데, 궁극적으로 금속 배선은 대역폭, 응답 시간(latency), 전력 소모 등에서 물리적 한계에 직면할 것으로 예상된다. 실리콘 포토닉스(silicon photonics) 기술 발전으로 광학적 상호 연결(optical interconnect, OI)을 결합한 하이브리드 광학 네트워크-온-칩(Hybrid Optical NoC, HONoC)이 이러한 문제를 극복하기 위한 유망한 해결책으로 부각되고 있다. 한편 시스템-온-칩(System-on-Chip, SoC)은 높은 에너지 효율을 위하여 이기종 멀티 코어(Heterogeneous multi-core)로 구성되고 있어서 정형화된 토폴로지 기반 NoC 아키텍처의 확장이 필요하다. 본 논문에서는 타깃 애플리케이션 트래픽 특성을 고려한 에너지 및 응답 시간 최적화 하이브리드 광학 네트워크-온-칩의 토폴로지 설계 기법을 제안한다. 유전자 알고리즘을 이용하여 구현하였고, 실험 결과 평균 전력손실은 13.84%, 평균 응답 시간은 28.14% 각각 감소하였다.

• 한국컴퓨터정보학회논문지
• /
• 제25권2호
• /
• pp.11-19
• /
• 2020

최신 GPU는 GPGPU를 활용하여 범용 연산이 가능하다. 뿐만 아니라, GPU는 내장된 다수의 코어를 활용하여 강력한 연산 처리량을 제공한다. AES 알고리즘은 다수의 병렬 연산을 요구하지만 CPU 구조에서는 효율적인 병렬처리가 이뤄지지 않는다. 따라서, 본 논문에서는 강력한 병력 연산 자원을 활용하는 GPGPU 구조에서 AES 알고리즘을 수행함으로써 AES 알고리즘 처리시간을 줄여보았다. 하지만, GPGPU 구조는 AES 알고리즘 같은 암호알고리즘에 최적화되어 있지 않다. 그러므로 AES 알고리즘에 최적화될 수 있도록 재구성 가능한 GPGPU 구조를 제안하고자 한다. 제안된 기법은 SM의 개수를 동적으로 할당하는 IPC 기반 SM 동적 관리 기법이다. IPC 기반 SM 동적 관리 기법은 GPGPU 구조에서 동작하는 AES의 IPC를 실시간으로 반영하여 최적의 SM의 개수를 동적으로 할당한다. 실험 결과에 따르면 제안된 동적 SM 관리 기법은 기존의 GPGPU 구조와 비교하여 하드웨어 자원을 효과적으로 활용하여 성능을 크게 향상시켰다. 일반적인 GPGP 구조와 비교하여, 제안된 기법의 AES의 암호화/복호화는 평균 41.2%의 성능 향상을 보여준다.

• 한국통신학회논문지
• /
• 제35권8B호
• /
• pp.1141-1149
• /
• 2010

Next Generation Networks(NGN)는 IP 기반 멀티서비스, multi-access 네트워크로 정의할 수 있다. 여러 종류의 서비스와 access기술이 공존함에 따라 access 네트워크나 코어 네트워크에서의 다양한 전송기술 채택이 NGN의 자연스러운 진화의 방향으로 자리 잡았다. Differentiated Services (DiffServ)와 Multi-protocol Label Switching(MPLS), 혹은 이들이 혼합된 형태의 전송기술들이 복합된 전송 네트워크를 통과하는 플로우들은 통합과 분리를 반복해서 경험하게 된다. 본 연구에서는 이런 환경 하에서 플로우의 단대단 (End-to-end) 지연시간 최대치를 구하는 방법을 제시한다. 이 방법은 네트워크 간 통합플로우에 관한 정보, 특히 각 네트워크에서의 통합플로우별 최대 인입 burst size 값을 교환하는 것을 가정한다. 이를 기반으로, 요청된 단대단 성능 요구를 만족하는지를 판별하고 admission 여부를 정하는 기준을 제시한다. 더 나아가 몇 가지의 실제상황에 가까운 시나리오를 가지고 simulation하여 이 기준을 평가해 본다.