• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06a
• /
• pp.340-342
• /
• 2006

기존의 멀티미디어 통신 프로토콜은 무선 네트워크 환경에서의 많은 오류에 대한 고려를 하지 않기 때문에 데이터의 손실이 커지고 신뢰성이 보장하기 위한 방법의 사용으로 인해 오버헤드가 커지는 문제가 있다. 3G-324M 프로토콜은 이러한 무선 네트워크 환경에서 멀티미디어 통신 시 사용되는 프로토콜이다. 하지만 오류 발생이 기변적으로 변하는 상황에 대해서 적절칩 대처하지 못하는 단점이 있다. 본 논문에서는 기존의 3G-324M 프로토콜을 확장하여, 무선 네트워크라는 오류 발생이 많은 상황에서 이러한 단점을 적절히 대처할 수 있는 프로토콜 설계 요소 및 그와 관련된 구현 방법에 관해 논한다. 제안한 방법을 검증하기 위해 프로토콜에 수신된 데이터의 오류를 예측하는 모듈을 추가해 오류 발생 정도를 예측하고 송신하는 데이터를 이러한 상황에 적절하게 대처해 송신할 수 있도록 하였고 그에 따른 테스트 결과를 살펴본다.

• Journal of Korea Multimedia Society
• /
• v.12 no.2
• /
• pp.200-208
• /
• 2009

JBIG2, as the next generation standard for binary image compression, must be designed in hardware modules for the JBIG2 FAX to be implemented in an embedded equipment. This paper proposes a hardware module of the high-speed Huffman coder for JBIG2. The Huffman coder of JBIG2 uses selectively 15 Huffman tables. As the Huffman coder is designed to use minimal data and have an efficient memory usage, high speed processing is possible. The designed Huffman coder is ported to Virtex-4 FPGA and co-operating with a software modules on the embedded development board using Microblaze core. The designed IP was successfully verified using the simulation function test and hardware-software co-operating test. Experimental results shows the processing time is 10 times faster than that of software only on embedded system, because of hardware design using an efficient memory usage.

• The KIPS Transactions:PartA
• /
• v.14A no.7
• /
• pp.391-398
• /
• 2007

In this paper, we design a future mobile camera standard interface based on the MIPI CSI-2 and D-PHY specification. The proposed CSI-2 have the efficient multi-lane management layer, which the independent buffer on the each lane are merged into single buffer. This scheme can flexibly manage data on multi lanes though the number of supported lanes are mismatched in a camera processor transmitter and a host processor. The proposed CSI-2 & D-PHY are verified under test bench. We make an experiment on CSI-2 & D-PHY with FPGA type test-bed and implement them onto a mobile handset. The proposed CSI-2 & D-PHY module are used as both the bridge type and the future camera processor IP for SoC.

• Journal of Korea Multimedia Society
• /
• v.14 no.11
• /
• pp.1401-1408
• /
• 2011

This dissertation present a chip with Multi-Access Memory System(MAMS) and parallel processor for 16 Processing Elements of image processing purpose. MAMS is a kind of parallel access memory system and can simultaneously access to random pixel datas with eight types. It is possible to set a interval about pixel datas to access, too. The parallel processor built-in MAMS actually has been realized in 2003 but its performance fell short of a real time process for high-definition images. I designed a improved parallel processing system by means of addition and expansion of Memory Modules and Processing Elements of previous one. It is feasible to perform a Morphological Closing at the speed of 3 times of the previous one and 6 times of serial system.

• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.6
• /
• pp.301-309
• /
• 2001

본 논문에서는 RSA 암호 시스템의 핵심 과정인 모듈로 멱승 연산에 대한 새로운 하드웨어 구조를 제시한다. 본 방식은 몽고메리 곱셈 알고리즘을 사용하였으며 기존의 방법들이 데이터 종속 그래프(DG : Dependence Graph)를 수직으로 매핑한 것과는 달리 여기서는 수평으로 매핑하여 1차원 선형 어레이구조를 구성하였다. 그 결과로 멱승시에 중간 결과값이 순차적으로 나와서 바로 다음 곱셈을 위한 입력으로 들어갈 수 있기 때문에 100%의 처리율(throughput)을 이룰 수 있고, 수직 매핑 방식에 비해 절반의 클럭 횟수로 연산을 해낼 수 있으며 컨트롤 또한 단순해지는 장점을 가진다. 각 PE(Processing Element)는 2개의 전가산기와 3개의 멀티플렉서로 이루어져 있고, 암호키의 비트수를 k비트라 할 때 k+3개의 PE만으로 파이프라인구조를 구현하였다. 1024비트 RSA데이터의 암호 똔느 복호를 완료하는데 2k$^2$+12k+19의 클럭 수가 소요되며 클럭 주파수 100Mhz에서 약 50kbps의 성능을 보인다. 또한, 제안된 하드웨어는 내부 계산 구조의 지역성(locality), 규칙성(regularity) 및 모듈성(modularity) 등으로 인해 실시간 고속 처리를 위한 VLSI 구현에 적합하다.

• Electronics and Telecommunications Trends
• /
• v.25 no.5
• /
• pp.97-105
• /
• 2010

모바일과 유비쿼터스 센서 네트워크 센서 시대가 도래함에 따라 가볍고, 작고, 얇고, 멀티기능을 구현할 수 있는 부품에 대한 요구가 증대하고 있다. 이에 대한 여러 가지 솔루션 중 MCM의 개념을 수직 방향으로 확장시킨 3D IC가 최근 각광을 받고 있다. 이는 물리적인 한계에 부딪힌 반도체 집적 공정의 한계를 극복하여 지속적으로 무어의 법칙에 맞춰 집적도를 향상시킬 수 있을 뿐만 아니라 소재와 공정이 달라도 3차원적으로 집적이 가능하여 메모리와 프로세서로 대표되는 디지털 칩뿐만 아니라 아날로그/RF, 수동소자, 전력소자, 센서/액추에이터, 바이오칩 등을 하나로 패키징 할 수 있는 장점이 있기 때문이다. 이를 통해 성능 향상, 경박단소, 저비용의 부품 개발이 가능하기 때문에 미국, 유럽, 일본 등 선도국뿐만 아니라 싱가포르, 타이완, 중국 등에서도 활발한 연구가 진행되고 있으며 CMOS 이미지 센서 모듈 생산에 TSV 기술이 이미 적용되고 있다. 본 고에서는 3D IC를 위한 TSV 및 적층 요소 기술을 소개하고 이를 통해 개발된 사례와 표준화 동향에 대하여 소개하고자 한다.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.667-670
• /
• 2005

본 논문은 100um와 80um의 텅스텐 와이어를 이용하여 세라믹(Ceramic)기판에 홀(Hole)을 뚫어 텅스텐 와이어를 수직으로 세우는 방식으로 수직형의 마이크로 스프링을 제작하였다. 마이크로 스프링의 설계를 위해 제한된 실험 결과와 신경회로망을 이용하여 텅스텐 와이어의 두께와 높이, 쉬프트(Shift)의 양을 변화시키면서 장력(Tension force)을 모델링하였고 제작을 통해 검증하였다. 이는 기존의 수평형 프로브카드의 한계를 대체할 수 있는 수직형 프로브카드의 핵심 모듈로서 멀티다이(Multi Die) 뿐만 아니라 범핑(Bumping)타입의 칩 테스트도 가능하다.

• Journal of Korea Multimedia Society
• /
• v.14 no.8
• /
• pp.1029-1040
• /
• 2011

Electronic identity (e-ID) card based on smartcard is a representative identity credential for on-line and off-line personal identification. The e-ID card can store the personal identity information securely, so that the information can be accessed fast, automated identity verification and used to determine the cardholder's authorization to access protected resources. Due to such features of an e-ID card, the number of government organizations and corporate enterprises that consider using e-ID card for identity management is increasing. In this paper, we present an authentication framework for access control system using e-ID cards by discussing the threat environment and security requirement against e-ID card. Specifically, to accomplish our purpose, we consider the Personal Identity Verification system as our target model.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2000.07a
• /
• pp.99-102
• /
• 2000

Via for achieving reliable fabrication of MCM-D substrate was formed on the photosensitive BCB layer. MCM-D substrate consists of photosensitive BCB(Benzocyclobutene) interlayer dielectric and copper conductors. In order to form the vias in photosensitive BCB layer, the process of BCB and plasme etch using $C_2$F$_{6}$ gas were evaluated. The thickness of BCB after soft bake was shrunk down to 60% of the original. AES analysis was done on two vias, one is etched in $C_2$F$_{6}$ gas and the other is non etched. On via etched in $C_2$F$_{6}$, native C was detected and the amount of native C was reduced after Ar sputter. On via non etched in $C_2$F$_{6}$, organic C was detected and amount of organic C was reduced a little after Ar sputter. As a result of AES, BCB residue was not removed by Ar sputter, so plasma etch is necessary for achieving reliable via.ble via.

• Journal of the Korean Society of Radiology
• /
• v.8 no.7
• /
• pp.371-376
• /
• 2014

The process of flip-chip bump bonding, Au wire bonding and encapsulation were sucessfully developed and modularized. The CdTe sensor and ROIC were optimally jointed together at $150^{\circ}C$ and $270^{\circ}C$ respectively under24.5 N for 30s. To make SnAg bump on ROIC easy to be bonded, the higher bonding temperature was established than CdTe sensor's. In addition, the bonding pressure was lowered minimally because CdTe Sensor is easier to break than Si Sensor. CdTe multi-energy sensor module observed were no electrical failures in the joints using developed flip chip bump bonding and Au wire bonding process. As a result of measurement, shearing force was $2.45kgf/mm^2$ and, it is enough bonding force against threshold force, $2kgf/mm^2s$.