• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 춘계학술발표대회
• /
• pp.22.1-22.1
• /
• 2009

차세대 CMOS 공정에서 유전상수가 높은 게이트 절연막과 함께 게이트 전극이 관심을 끌고 있다. 게이트 전극은 전도도가 높아야 하고 p-MOS, n-MOS에 맞는 일함수를 가져야 하며 열적 특성이 안정해야 한다. 탄탈룸 계열 탄화물이나 질화물은 게이트 전극으로 관심을 끌고 있는 물질이며 이를 원자층 화학증착법으로 박막화 하는 공정이 관심을 끌고 있다. 원자층 화학공정에서는 전구체의 역할이 중요하며 이의 기상반응 메카니즘, 표면 반응 메카니즘을 제대로 이해해야 한다. 본 연구에서는 TBTDET (tert-butylimido tris-diethylamido tantalum) 전구체의 반응 메커니즘을 FTIR(Fourier Transform Infrared)을 이용해 진단하였다. 또한 수소, 암모니아, 메탄을 이용한 열화학 원자층 증착, 플라즈마 원자층 증착 공정을 수행하여 박막을 얻고 이들의 특성을 평가하였다. 각 공정에 따라 반응 메커니즘이 달라지고 박막의 조성이 달라지며 또한 박막의 물성도 달라진다. 특히 박막에 형성되는 TaC, TaN, Ta3N5, Ta2O5 (증착 후 산소의 유입에 의해 형성됨) 등의 조성이 공정에 따라 달라지며 박막의 물성도 달라진다. 반응메카니즘의 연구를 통해 각 공정에서 어떠한 조성의 박막이 얻어지는 지를 규명하였고 박막의 밀도에 따라 산소유입량이 어떻게 달라지는 지를 규명하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 춘계합동학술대회 논문집
• /
• pp.202-205
• /
• 2002

본 논문은 계속적인 소자의 이용은 전기적인 스트레스까지 야기시키는데, 특히 게이트에 인가되는 전압이나 전류 스트레스는 게이트 산화 막의 열화를 야기 시킬 수 있다. 유리기판위에 저온(${\leq}600^{\circ}C$)공정의 고상결정화을 통하여 다결정 박막 트랜지스터를 제작한 후, 이 소자에 게이트와 드레인에 전압 스트레스를 인가하여 출력 특상과 전달특성을 분석하였는데, 그 결과 다결정 실리콘 박막 트랜지스터의 전달특성은 게이트 와 드레인 전압에 의존하는데 임계전압은 긴 채널길이와 좁은 채널 폭에서 높고 출력특성은 갑자기 높은 드레인 전류가 흐른다. 전기적 스트레스가 인가된 소자는 드레인 전류를 감소시킨다. 결국 전계효과 이동도는 긴 채널길이와 좁은 폭의 채널에서 더 빠른 것을 알 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.93-93
• /
• 2007

We present a mechanism for stress-induced interface degrdadations through ab initio pseudopotential calculations. We find that N interstitials at the interface create various defects levels in the Si band gap, which range from the mid gap to the conduction band of Si. The level positions are dependent on the configuration of oxygen toms around the N interstitial. On the other hand, the mid-gap level caused by Pb center is possibly removed by substitution of a N atom for a threefold-coordinated Si atom in the defect. Our calculations explain why interface state generations are enhanced in Si oxynitride, especially near conduction band edge of Si, although densities of Pb center are reduced.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2009년도 추계학술대회 초록집
• /
• pp.183-184
• /
• 2009

자체 발광형 디스플레이는 잠재적인 장점에도 불구하고 수분에 대한 열화와 같은 기술적인 문제로 상업화하기 어려움이 있어 수분 투습 방지막이 필요하다. 이에 본 연구에서는 작은 결점 크기와 낮은 결점 밀도를 가지는 $TiO_2$ 보호막을 PEALD법으로 증착 하여 $N_2$와 $NH_3$ plasma 처리에 따른 표면 효과를 알아보았다.

• Korean Chemical Engineering Research
• /
• 제57권3호
• /
• pp.344-350
• /
• 2019

연구개발한 고분자전해질연료전지(PEMFC)의 막과 전극합체(MEA)의 상용화를 위해서는 내구성 확보가 매우 중요하다. 정치용 PEMFC MEA의 내구평가는 정전류 조건에서 전압변화 속도를 1000시간이상 장시간 측정해야하는 문제점이 있다. 본 연구에서는 내구평가시간을 단축시키기 위해 차량용 MEA에 적용하고 있는 고분자막의 전기화학적 내구 평가 프로토콜(OCV 유지법)을 정치용 MEA 내구 평가에 적용하였다. OCV, cathode 산소, $90^{\circ}C$, 상대습도 30% 조건에서 정치용과 차량용 MEA를 각각 168시간 구동 후에 I-V, LSV, CV, 임피던스, FER 등을 측정해서 비교하였다. 열화 후 전해질 막의 내구성을 나타내는 수소투과도, OCV 변화, 이온전도도, 불소유출량 등을 모두 검토했을 때 정치용이 차량용보다 내구성이 더 좋음을 보였다. 그리고 전극열화도 정치용 MEA가 작아서 정치용 MEA가 고분자막과 전극 모두 차량용보다 내구성이 우수함을 차량용 프로토콜에 의해 짧은 시간에 평가할 수 있었다.

• 한국진공학회지
• /
• 제22권6호
• /
• pp.277-284
• /
• 2013

아세틸렌과 수소기체를 원료기체로 하고 육불화황을 첨가기체로 하여 열화학 기상 증착하에서 탄소코일을 합성하였다. 이 때 산화실리콘 기판위의 니켈막을 탄소코일 성장의 촉매로 사용하였다. 성장된 탄소코일의 생성밀도, 형상, 기하구조 등을 수소 플라즈마 전처리의 유무에 따라 조사하였다. 상대적으로 짧은 시간(1분)의 수소 플라즈마 전처리는 탄소 마이크로 코일을 우세하게 성장시켰다. 긴 시간(30분)동안의 수소플라즈마 전처리는 탄소마이크로 성장 축을 따라 수많은 탄소 나노코일이 들어붙어 있는 특이한 구조를 보였다. 이 특이한 구조는 매우 작은 니켈 촉매의 알갱이를 효과적으로 지지할 수 있는 촉매 지지대로서의 역할을 할 수 있을 것으로 예견되었다.

• 한국터널지하공간학회 논문집
• /
• 제10권3호
• /
• pp.257-267
• /
• 2008

우리나라에서 흔히 채택하고 있는 배수형 터널은 배수시스템 열화 혹은 수압작용에 따라 누수가 발생하는 문제점을 내포하고 있다. 누수는 소량일 경우 외관으로 드러나지 않아, 육안으로 확인할 단계가 되면 이미 라이닝 손상 혹은 설비에 영향을 미치는 상황이 되어 초기에 인지하고 대책을 마련하는 것이 매우 중요하다. 그러나 운영 중인 배수터널의 누수거동을 확인하기 위해서는 터널을 훼손하여 배면을 조사하여야 하는데, 이는 터널 유지관리상 허용되기 어렵다. 본 연구에서는 비파괴 물리탐사법인 전기비저항 탐사법을 이용하여 터널의 방수막을 훼손하지 않고, 누수여부를 파악하는 새로운 시도를 하였다. 모형 라이닝을 제작하여 습윤정도, 혹은 열화에 따른 누수거동을 탐사한 결과 전기비저항 탐사법이 라이팅 배수기능모니터링 혹은 누수조사에 유용하게 활용될 수 있음을 확인하였다. 또한 이 방법은 라이닝 누수 보수공사 후, 추가 누수여부의 조사 및 보수공사 점검에도 유용하게 활용될 수 있음을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.264-264
• /
• 2016

최근에 charge trap flash (CTF) 기술은 절연막에 전하를 트랩과 디트랩 시킬 때 인접한 셀 간의 간섭현상을 최소화하여 오동작을 줄일 수 있으며 낸드 플래시 메모리 소자에 적용되고 있다. 낸드 플래시 메모리는 고집적화, 대용량화와 비휘발성 등의 장점으로 인해 핸드폰, USB, MP3와 컴퓨터 등에 이용되고 있다. 기존의 실리콘 기반의 플래시 메모리 소자는 좁은 밴드갭으로 인해 투명하지 않고 고온에서의 공정이 요구되는 문제점이 있다. 따라서, 이러한 문제점을 개선하기 위해 실리콘의 대체 물질로 산화물 반도체 기반의 플래시 메모리 소자들이 연구되고 있다. 산화물 반도체 기반의 플래시 메모리 소자는 넓은 밴드갭으로 인한 투명성을 가지고 있으며 저온에서 공정이 가능하여 투명하고 유연한 기판에 적용이 가능하다. 다양한 산화물 반도체 중에서 비정질 In-Ga-Zn-O (a-IGZO)는 비정질임에도 불구하고 우수한 전기적인 특성과 화학적 안정성을 갖기 때문에 많은 관심을 받고 있다. 플래시 메모리의 고집적화가 요구되면서 절연막에 high-k 물질을 atomic layer deposition (ALD) 방법으로 적용하고 있다. ALD 방법을 이용하면 우수한 계면 흡착력과 균일도를 가지는 박막을 정확한 두께로 형성할 수 있는 장점이 있다. 또한, high-k 물질을 절연막에 적용하면 높은 유전율로 인해 equivalent oxide thickness (EOT)를 줄일 수 있다. 특히, HfOx와 AlOx가 각각 trap layer와 blocking layer로 적용되면 program/erase 동작 속도를 증가시킬 수 있으며 넓은 밴드갭으로 인해 전하손실을 크게 줄일 수 있다. 따라서 본 연구에서는 ALD 방법으로 AlOx와 HfOx를 게이트 절연막으로 적용한 a-IGZO 기반의 thin-film transistor (TFT) 플래시 메모리 소자를 제작하여 메모리 특성을 평가하였다. 제작 방법으로는, p-Si 기판 위에 열성장을 통한 100 nm 두께의 SiO2를 형성한 뒤, 채널 형성을 위해 RF sputter를 이용하여 70 nm 두께의 a-IGZO를 증착하였다. 이후에 소스와 드레인 전극에는 150 nm 두께의 In-Sn-O (ITO)를 RF sputter를 이용하여 증착하였고, ALD 방법을 이용하여 tunnel layer에 AlOx 5 nm, trap layer에 HfOx 20 nm, blocking layer에 AlOx 30 nm를 증착하였다. 최종적으로, 상부 게이트 전극을 형성하기 위해 electron beam evaporator를 이용하여 platinum (Pt) 150 nm를 증착하였고, 계면 결함을 최소화하기 위해 퍼니스에서 질소 가스 분위기, $400^{\circ}C$, 30 분의 조건으로 열처리를 했다. 측정 결과, 103 번의 program/erase를 반복한 endurance와 104 초 동안의 retention 측정으로부터 큰 열화 없이 메모리 특성이 유지되는 것을 확인하였다. 결과적으로, high-k 물질과 산화물 반도체는 고성능과 고집적화가 요구되는 향후 플래시 메모리의 핵심적인 물질이 될 것으로 기대된다.

• 한국재료학회지
• /
• 제3권5호
• /
• pp.459-465
• /
• 1993

SOG박막 밑에 층간 절연박으로 사용하는 PECVD산화막을 Si rich산화막으로 만들어 줌으로써 실리콘 dangling bond가 수소원자나 수분과 결합하여 SOG박막으로 부터 침투되는 수소원자나 수분의 확산을 억제하므로서 소작 열화되는 것을 방지한다. 이러한 Si rich산화막의 기본 특성을 알아보기 위하여 LF/HF power비와 $SiH_4/N_2O$ gas유량비를 변화시켜서 박막 특성을 조사하였다. 저주파 power만 변화시킨 경우, 증착속도가 감소하고 굴절율과 압축응력에 증가하며 FTIR에서 3300$\textrm{cm}^{-1}$~3800$\textrm{cm}^{-1}$영역의 수분에 의한 peak이 감소하는 것으로 보아 박막이 치밀해짐을 알 수 있고, $SiH_{4}$기체유량을 증가시킨 경우엔 증착속도, 굴절율, 식각속도는 증가하나 압축응력은 감소한다. FTIR에서 Si-O-Si peak의 세기가 감소하고 낮은 파수영역으로 이동하며, AES분석 결과에서 일반적인 oxide(Si:0=1:1.98)에서 보다 Si:O비가 1:1.23으로 낮아 PECVD산화 막내의 Si danling bond가 증가했음을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.206.1-206.1
• /
• 2015

최근에 금속산화물을 증착하는 방법으로 용액공정이 주목 받고 있다. 용액 공정은 대기압에서 매우 간단한 방법으로 복잡한 공정과정을 요구하지 않기 때문에 박막을 경제적으로 간단하게 형성할 수 있다. 하지만 용액공정을 통해 형성한 박막에는 소자의 특성을 열화 시키는 solvent와 탄소계열의 불순물을 많이 포함하고 있어 고온의 열처리가 필수적이다. 박막의 품질을 향상시키기 위해서 다양한 열처리 방법들이 이용되고 있으며, 일반적인 열처리 방법으로는 furnace를 이용한 conventional thermal annealing (CTA)이 많이 이용되고 있다. 하지만, 최근에는 microwave를 이용한 공정이 주목 받고 있다. Microwave energy는 CTA보다 효과적으로 비교적 낮은 온도에서 높은 열처리 효과를 나타낸다. 본 실험은 n-type Silicon 기판에 solution-ZrO2 산화막을 형성 후, oven baking을 한 뒤, CTA와 microwave를 이용하여 solvent와 불순물을 제거 하였다. 전기적 특성을 확인하기 위해 solution ZrO2 산화막 위에 E-beam evaporator를 이용해 Ti 금속 전극을 증착하여 Metal-Oxide-Semiconductor (MOS) capacitor를 제작하였다. 다음으로, PRECISION SEMICONDUCTOR PARAMETER ANALYZER (4156B)를 이용하여, capacitance-voltage (C-V) 특성 및 current-voltage (I-V) 특성을 비교하였다. 다음으로, CTA를 통하여 제작한 소자와 전기적 특성을 비교하였다. 그 결과, Microwave irradiation으로 열처리한 MOS capacitor 소자에서 capacitance 값과 flat band voltage, hysteresis 등이 개선되는 효과를 확인하였다. Microwave irradiation 열처리는 100oC 미만의 온도에서 공정이 이루어짐에도 불구하고 시료 내에서의 microwave 에너지의 흡수가 CTA 공정에서의 열에너지 흡수보다 훨씬 효율적으로 이루어지며, 결과적으로 ZrO2 용액의 불순물과 solvent를 낮은 온도에서 제거하여 고품질 박막 형성에 매우 효과적이라는 것을 나타낸다. 따라서, microwave irradiation 열처리 방법은 비정질 산화막이 포함되는 박막 transistor 소자 제작에 대하여 결정적인 열처리 방법이 될 것으로 기대한다.