• Title/Summary/Keyword: 루프

Search Result 2,255, Processing Time 0.031 seconds

A Design of an Integer-N Dual-Loop Phase.Delay Locked Loop (이중루프 위상.지연고정루프 설계)

  • Choi, Young-Shig;Choi, Hyek-Hwan
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.15 no.7
    • /
    • pp.1552-1558
    • /
    • 2011
  • In this paper, a dual-loop Integer-N phase-delay locked loop(P DLL) architecture has been proposed using a low power consuming voltage controlled delay line(VCDL). The P DLL can have the LF of one small capacitance instead of the conventional second or third-order LF which occupies a large area. The proposed dual-loop P DLL can have a small gain VCDL by controlling the magnitude of capacitor and charge pump current on the loop of VCDL. The proposed dual-loop P DLL has been designed based on a 1.8V $0.18{\mu}m$ CMOS process and proved by Hspice simulation.

지배적 피드백 루프에 대한 인지적 편향

  • 김병관;김동환
    • Proceedings of the Korean System Dynamics Society
    • /
    • 2000.07a
    • /
    • pp.135-152
    • /
    • 2000
  • 지배적 피드백 루프는 구조가 시스템의 행동을 유발한다는 점에 있어서 매우 중요한 개념이다. 본 논문에서는 지배적 피드백 루프의 전환을 완만한 전환(continuous shifts)과 급격한 전환(discrete shifts)의 두 가지로 분류하였다. 본 연구에서는 지배적 피드백 루프의 전환에 대한 인지적 편향을 세 가지의 가설로 분류하여 제시하였다. 이에는 1) 완만한 전환에 대한 인식의 실패, 2) 의사결정 자들의 급격한 전환에 의존하는 경향, 3) 지배적 피드백 루프의 인식에 있어서 수준변수와 변화율 변수간의 차이 등이 포함된다. 마지막으로 본 논문에서는 지배적 피드백 루프에 의한 인지적 편향이 의사결정과정의 시간지연과 정책 개입의 시기에 대하여 어떠한 시사점을 주는지에 관하여 논의하였다.

A Low Spur Phase-Locked Loop with FVCO-sampled Feedforward Loop-Filter (스퍼의 크기를 줄이기 위해 VCO 주기마다 전하가 전달되는 구조의 Feedforward 루프필터를 가진 위상고정루프)

  • Choi, Hyek-Hwan
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.17 no.10
    • /
    • pp.2387-2394
    • /
    • 2013
  • A low spur phase-locked loop (PLL) with FVCO-sampled feedforward loop-filter has been proposed. Conventional PLL has loop filter made of a resistor and capacitors. The proposed PLL is working stably with the filter consisted of capacitors and a switch. It has been designed with a 1.8V $0.18{\mu}m$ CMOS process and proved by simulation with HSPICE.

Parallelism for Single Loops with Non-uniform Dependences (비균일 단일루프에서의 병렬화)

  • Jeong, Sam-Jin
    • Proceedings of the Korea Contents Association Conference
    • /
    • 2006.11a
    • /
    • pp.565-569
    • /
    • 2006
  • This paper reviews some loop partitioning techniques such as loop splitting method by thresholds and Polychronopoulos' loop splitting method for exploiting parallelism from single loop which already developed. We propose improved loop splitting method for maximizing parallelism of single loops with non-constant dependence distances. By using the distance for the source of the first dependence, and by our defined theorems, we present generalized and optimal algorithms for single loops with non-uniform dependences. The algorithms generalize how to transform general single loops into parallel loops.

  • PDF

A Jitter Variation according to Loop Filters in DLL (DLL에서 루프 필터에 따른 Jitter 크기 변화)

  • Choi, Hyun-Woo;Choi, Young-Shig
    • Journal of the Institute of Electronics and Information Engineers
    • /
    • v.50 no.12
    • /
    • pp.33-39
    • /
    • 2013
  • There have been studies in improving jitter characteristic of delay locked loop (DLL) even it has a shorter jitter that of phase locked loop (PLL). These studies result in numerous architectures of DLL which improve jitter performance. The paper shows that the jitter characteristic can be improved with various loop filters in DLL. It has been designed with 1.8V $0.18{\mu}m$ CMOS process.

Observing Changes of Data Locality as Unrolling Factors Increase in Outer Loop Unrolling (외부 루프 펼침에서 펼침 인자 증가에 따른 데이터 지역성 변화 관찰)

  • 우덕균;표창우
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1998.10b
    • /
    • pp.407-409
    • /
    • 1998
  • 루프 몸체를 복제하는 루프 펼침을 외부 루프에 대하여 적용하면, 루프 내포체의 데이터 지역성이 개선된다. 펼침 횟수 증가에 따른 루프 내포체의 데이터 지역성 변화를 예측하였고, 예측 결과를 행렬 곱셈 프로그램에 대하여 실행 시간과 개시 미스 변화를 측정하여 검증하였다. 펼침 횟수는 증가함에 따라, 초반에는 실행 시간과 캐시 미스가 급격히 감소하다 점점 감소폭이 줄어드는 기하급수적 변화를 보였다. 이 결과는 데이터 지역성 개선을 위한 외부 루프 펼침 변환을 적용 할 때, 작은 값(최대 405회)의 펼침으로 프로그램 성능 향상을 기대할 수 있음을 의미한다. 한편, 컴파일러에 의한 루프 펼침을 적용할 때, 불필요하게 많은 펼침 횟수의 펼침 효과에 대하여 분석 할 필요가 없음을 나타낸다

Rotation Tracking Loop Design of the GNSS Receiver for Spinning Vehicles (회전 항체용 GNSS 수신기의 회전 추적 루프 설계)

  • Kang, Hee-Won;Liu, Meilin;Kim, Jeong-Won;Hwang, Dong-Hwan
    • Proceedings of the KIEE Conference
    • /
    • 2008.07a
    • /
    • pp.1533-1534
    • /
    • 2008
  • 회전 항체용 GNSS(Global Navigation Satellite System) 수신기의 회전 추적 루프를 제안하였다. 제안하는 회전 추적 루프는 항체의 회전속도와 회전각을 추적하는 회전 추적 루프가 반송파 추적 루프에 추가되는 형태이다. 회전 추적 루프에서 수신기의 상관기 출력값을 이용하여 항체의 회전 속도를 추정하고 이를 이용하여 회전 변조된 반송파의 위상과 주파수를 추적할 수 있도록 하였다. 제안하는 GNSS 수신기의 회전 추적 루프는 모의실험을 통하여 검증하였으며, 이 루프를 사용함으로써 회전 변조된 신호를 GNSS 수신기에서 추적할 수 있음을 확인하였다.

  • PDF

고기동 환경의 약신호 추적루프 설계에 관한 연구

  • Lee, Gi-Hun;Baek, Bok-Su
    • Proceedings of the Korean Institute of Navigation and Port Research Conference
    • /
    • v.2
    • /
    • pp.435-438
    • /
    • 2006
  • 위성신호는 저앙각에 위치하거나 재밍 및 간섭신호의 영향을 받으면 약해진다. 이러한 약신호를 안정적으로 추적하기 위해서는 신호추적루프의 대역폭이 가능하면 작아야 한다. 그러나 작은 대역폭의 신호추적루프는 고기동 환경에서 기준주파수의 주파수오차를 포함한 입력오차가 커져 불안정해진다. 본 논문에서는 최대 저크 15g/s의 동적특성을 가지는 항체의 항법정보를 획득하고 동시에 28dB-Hz의 약신호도 안정적으로 추적할 수 있는 신호추적루프를 연구한다. 이를 위해 위성신호 상태를 예측할 수 있는 SNR, 앙각, 항체의 가속도 등을 고려하여 대역폭 및 PIT를 가변적으로 설계한 적응형 신호추적루프를 설계한다. 또한 약신호인 C/No 28dB-Hz 신호를 안정적으로 추적하기 위해 10ms의 PIT(Predetection Integration Time)와 비트동기를 고려한 Coherent 방식을 적용한 반송파 위상추적루프를 설계한다. 이렇게 설계된 신호추적루프의 성능을 검증하기 위해 항체의 동적환경과 위성신호 크기를 묘사해줄 수 있는 시뮬레이터를 이용하여 위성신호 추적성능을 시험하고 결과를 분석한다.

  • PDF

A Data Dependency Elimination Method for Multidimensional Subscript Loop by Outer Loop Unrolling (외부루프 펼침에 의한 다중첨자 루프의 종속성 제거 기법)

  • Park, Sang-Il;Park, Weol-Seon;Park, Hyun-Ho;Youn, Sung-Dae
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2000.04a
    • /
    • pp.557-561
    • /
    • 2000
  • 본 논문에서는 외부 루프를 펼침으로서 불변 종속거리를 가지는 다중 첨자 루프에서의 병렬화를 이룰 수 있는 새로운 알고리즘을 제시한다. 루프는 프로그램의 수행 시간중 많은 부분을 차지하고, 병렬성 추출의 기본이 되는 구조이다. 루프에서 병렬성을 추출하는 기존의 연구는 종속성이 단일 첨자 또는 복수 첨자에 영향을 받는 경우에만 한정되었다. 다중 첨자를 가지는 루프는 이중 또는 그 이상의 첨자 때문에 기존의 방법을 이용해서 루프의 종속성을 제거하는데 필요한 종속거리를 결정할 수 없다. 그러므로 본 논문에서는 종속거리를 측정하기 위한 새로운 기법을 제안하고, 제안된 알고리즘을 모의 실험에 의해 타당성을 확인한다.

  • PDF

A Study on the Magnetic Field Improvement for 13.56MHz RFID Reader Antenna (13.56MHz RFID 리더 안테나의 자계 필드 개선에 관한 연구)

  • Kim, Hyuck-Jin;Yang, Woon-Geun;Yoo, Hong-Jun
    • Journal of the Institute of Electronics Engineers of Korea TC
    • /
    • v.43 no.1 s.343
    • /
    • pp.1-8
    • /
    • 2006
  • In this paper, we suggested a new antenna structure for the RFID(Radio Frequency IDentification) reader. The conventional RFID reader uses a loop antenna. The central area of a loop antenna shows a low magnetic field strength, especially for the case of a large loop antenna diameter. We proposed a parallel-fed multiple loop antenna. Simulation and measurement were carried out for a single loop antenna, series-fed and parallel-fed multiple loop antennas. Simulation results show that we can obtain 0.40A/m, 0.68A/m, 1.98A/m of magnetic field strengths at the central point of a reader antenna for a single loop antenna, series-fed and parallel-fed multiple loop antennas, respectively. We measured the $79mm{\time}48mm$ tag area averaged induced voltages with applying 20Vp-p same source signals to reader antennas through the resistors. Measured tag area averaged induced voltages at the central point of a reader antennas were 0.76V, 1.45V, 4.04V for a single loop antenna series-fed and parallel-fed multiple loop antennas, respectively. The results show that we can get high induced voltage which can grantee a longer reading distance with a proposed parallel-fed multiple loop antenna.