• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.759-760
• /
• 2006

In this paper, The author designed on high speed VLD(Variable Length Decoder) using shift buffer. Variable Length Decoder is received N bit data from input block and decode the input signal using Shifting Buffer, Length Decoder and Symbol Decoder blocks. The inner part of shifting buffer in proposed Variable Length Decoder is filled input data and then operating therefore, the proposed structure can improve the decoded speed. And in this paper we applying pipeline structure therefore data is decoded in every clock.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.659-660
• /
• 2006

The low crosstalk row-decoder is studied for PoRAM applications. Because polymer-based memories can be more densely integrated than established silicon-based ones, PoRAM is highly sensitive for the crosstalk problem. To overcome the problem and to suggest the suitable decoder for PoRAM, this paper shows the comparison of the row-path characteristics for both the 2-stage dynamic logic decoder and the 2-stage static logic decoder. Moreover, to suppress the Glitch effect which is observed by using the static logic decoder, the Master-Slave(M/S) D-Flip/Flop(D-F/F) is applied as a deglitch. Finally, the improved output result of the 2-stage static logic decoder with the M/S D-F/F is shown..

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.655-656
• /
• 2006

A parallel analog Viterbi decoder which decodes PR (1,2,2,1) signal of optical disc has been fabricated into chip. The proposed parallel analog Viterbi decoder implements the functions of the conventional digital Viterbi decoder utilizing the analog parallel processing circuits. In this paper, the analog parallel Viterbi decoding technology is applied for the PR signal. The benefit of analog processing is the low power consumption and the less silicon consumption. The test results of the fabricated chip are reported in this paper.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 추계학술발표논문집 (하)
• /
• pp.1063-1066
• /
• 2000

최근 무선통신을 이용한 이동 컴퓨팅 환경에 대하여 점차 관심이 집중되고 있다. 그런데 이런 무선통신환경을 구축하기 위해서는 기존의 유선 HTML(Hyper Text Markup Language) 문서들을 WML(Wireless Markup Language) 문서등으로 변환하는 작업이 필요하다. 이러한 오버헤드를 줄이기 위한 노력의 일환으로 WAP(Wireless Application Protocol) 게이트웨이(Gateway)를 제작하여 사용할 수 있다. 본 논문에서는 기존의 HTML 서버의 내용을 이동 무선단말기에서도 검색할 수 있도록 하는 WAP 게이트웨이에 대하여 연구한다. WAP 서버, WEB 클라이언트, 프로토콜 변환기, WML 인코더/디코더 등으로 WAP 게이트웨이를 구성하며 현재 WTP, WSP 단계에서의 설계와 구현을 하고 있으며 본 논문에서는 현재까지의 중간결과를 설명한다.

• 한국통신학회논문지
• /
• 제21권7호
• /
• pp.1716-1725
• /
• 1996

In this paper, the huffman decoder which is a part of the decoder in JPEG standard format is designed by using a new Ternary CAM. First, the 256 word * 16 bit-size new bit-word all parallel Ternary CAM system is designed and verified using SPICE and CADENCE Verilog-XL, and then the verified novel Ternary CAM is applied to the new huffman decoder architecture of JPEG. So the performnce of the designed CAM cell and it's block is verified. The new Ternary CAM has various applications because it has search data mask and storing data mask function, which enable bit-wise search and don't care state storing. When the CAM is used for huffman look-up table in huffman decoder, the CAM is partitioned according to the decoding symbol frequency. The scheme of partitioning CAM for huffman table overcomes the drawbacks of all-parallel CAM with much power and load. So operation speed and power consumption are improved.

• 방송과미디어
• /
• 제24권4호
• /
• pp.55-70
• /
• 2019

VVC(Versatile Video Coding)는 ISO/IEC MPEG과 ITU-T VCEG으로 구성된 JVET(Joint Video Experts Team)에서 개발 중인 새로운 비디오 압축 표준 기술로 HEVC 대비 2배 압축률을 목표로 다양한 기술들이 채택되었다. 본 고에서는 VVC에 채택된 부호화 기술들 가운데 화면간 예측 기술에 대해 설명하고자 한다. VVC는 기존 부호화 표준인 HEVC의 화면간 예측 기술을 확장하고, 복호 과정에서의 움직임 벡터 탐색 및 계산 과정을 통해 전송받은 움직임 벡터를 보정하는 디코더 기반 움직임 벡터 보정 기술들을 채택하였다. 추가로, 확대, 축소, 회전 등과 같은 움직임을 예측할 수 있는 affine 움직임 모델 기반 움직임 예측 기술인 AFFINE 기반 움직임 벡터 예측 기술을 채택하였다. 이러한 기술들의 채택을 통해 VVC는 화면간 예측 정확도를 개선하였다.

• 한국통신학회논문지
• /
• 제10권3호
• /
• pp.147-152
• /
• 1985

Reed-Solomon 코드의 디코더를 error-trapping 방법으로 설계했다. (7.3) Reed Solomon 코드의 인코더 및 디코더 구성시 GF(8)의 소자는 3bit의 2진수로 표현했다. 하드-웨어 시험은 Apple-II(micro-computer)로 제어했으며, 인코딩하는데 걸린 시간은 $350\mu sec이었고, 디코딩하는데 걸린 시간은 910u sec이었다. 실험 결과 2개 이하의 랜덤 에러는 정정되었고, 그 보다 많은 에러는 정정되지 않았다. 또한 4bit의 binary burst에러도 역시 정정되었다. 그리고(7, 3) Reed-Solomon코드의 performance를 측정한 결과, 채널 에러가 10~10일때 에러 확률이 약 10~10정도로 감소되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.1046-1050
• /
• 2005

영상 정보의 발전으로 다양한 멀티미디어 서비스를 가능하게 하였고 네트워크와 IT의 발전으로 사용자가 풍부한 정보를 접할 수 있는 기회를 제공하였다. 이러한 동영상과 정지영상의 많은 정보를 압축하는 여러 방식 중에서 디지털 비디오 압축 관련 국제 표준안 중 MPEG-4와 H.264가 발표되었다. 유연성이 좋은 MPEG-4와 달리 H.264는 비디오 프레임의 효율적인 압축과 신뢰성을 강조 한다. 특히 H.264의 압축 기술은 HDTV처럼 큰 영상 뿐 아니라 카메라폰이나 DMB등의 특히 작은 크기의 영상에서 고품질의 영상을 보다 효율적으로 제공 한다. 본 논문은 기존의 동영상 압축 표준에 비하여 높은 압축성능과 유연성의 장점을 가지고 있고 표준 H.264/AVC에서 공간적 예측을 사용하여 비디오 프레임을 압축하는 방법인 Intra coding 에서 사용하는 여러 모드 중 4*4 예측모드를 연구하여 C언어를 이용한 최적화된 시뮬레이션과 Intra coding decoder의 성능평가를 통한 최적화를 실시하였고, 최적화된 예측 정보를 바탕으로 Intra coding decoder를 VHDL언어를 이용하여 하드웨어로 구현하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (B)
• /
• pp.328-330
• /
• 2006

3차원 비디오는 차세대 정보통신 서비스 분야의 핵심 기술로써 사용자에게 양질의 서비스를 제공하기 위한 미래 기술이며, 여러 개의 시점으로 구성되는 다시점 비디오는 고화질의 개념을 뛰어 넘어 더욱 사실감 넘치는 영상을 제공하며 사용자에게 미디어에 대한 실제감과 몰입감을 느끼게 한다. 본 논문에서는 입력 영상인 MP4파일 구조를 분석하고, MPEG을 기반으로 하는 다시점 비디오를 구현하는 방법을 제안한다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2003년도 하계학술대회 논문집
• /
• pp.300-303
• /
• 2003

본 논문에서는 VHDL 언어를 이용하여 대역확산 시스템의 기저대역부를 FPGA를 이용하여 설계하였다. 신호 전송시 필요로 하는 대역폭보다 훨씬 넓은 대역폭으로 확산하여 전송함으로써 간섭에 영향이 적고, 비화성이 우수한 대역확산 방식을 기반으로 하여, 길쌈부호기와 PN코드를 이용해 전송대역을 확산하였고, 에러정정을 위한 비터비 디코더를 설계하였다. VHDL 설계는 Xilinx사의 FPGA 디자인 툴인 Xilinx Foundations.1을 사용하였으며, FPGA configuration을 위한 타이밍 시뮬레이션을 수행하였다.