• The Proceeding of the Korean Institute of Electromagnetic Engineering and Science
• /
• v.27 no.3
• /
• pp.2-9
• /
• 2016

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.28 no.6A
• /
• pp.425-432
• /
• 2003

In this paper, we designed a multi-carrier digital transmitter for CDMA base-station using a direct conversion scheme and verified the performance through circuit simulations. We examined a new technology required to design a multi-carrier transmitter, then designed and simulated a multi-carrier digital transmitter. ADS (Advanced Design System), RF simulation S/W of Agilent Technologies, was used for designing and simulating the multi-carrier digital transmitter. First, we simulated a digital block and an analog block separately, then performed a co-simulation for entire system. From the results, the final analog outputs of the designed multi-carrier digital transmitter met the spectrum mask characteristics of IS-97 & 3G TS 25.104 standard requirements. It means that proposed scheme could be applied to implement a multi-carrier digital transmitter for CDMA base-station. Therefore, proposed multi-carrier digital transmitter using a direct conversion scheme can accomplish cost-reduction and improvements of technology in the next CDMA base-station.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2023.05a
• /
• pp.184-185
• /
• 2023

육상의 원격제어자가 선박을 제어할 때 가상의 모형선박이 같이 조종되도록 하여, 운전상태의 확인을 도울수 있도록 하고, 시험운항시 에뮬레이터를 선박에 연결하여 원격운전데이터의 시각적 확인이 될수 있도록 하였다. 또한 이더넷의 디지털데이터가 아날로그로 변환된후 커넥터로 케이블을 연결할수 있도록 하여, 아날로그 인터페이스를 가진 선박의 장비가 제어가 될수 있는 예시를 보여준다.

• Proceedings of the KIEE Conference
• /
• 2007.11a
• /
• pp.118-119
• /
• 2007

TWO-CHANNEL방식의 디지털 광센서는 I2C의 출력을 가지고 있다. 하나의 CMOS집적회로에 포토다이오드와 기존의 아날로그-디지털 변환기(ADC)로 구성되어 있었던 방식과는 달리 2개의 비교기(Comparotor)로 2개의 채널을 형성하게 된다. 인간의 눈과 비슷한 반응을 얻기 위해 16-bit의 유효 범위를 갖는다. 이 광센서는 광원의 넓은 파장에 적합하게 설계 되었다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1021_1022
• /
• 2009

본 논문은 친환경 하이브리드 자동차의 높은 배터리 전압을 자동차 전장에 사용할 수 있게끔 낮은 전압으로 변환 시키는 DC-DC 컨버터 회로에 관한 연구이다. 자동차의 전장들이 증가함에 따라 전력변환회로의 용량도 증가하는 추세이며, 높은 용량의 전력변환회로를 구현하기 위하여 풀-브릿지 컨버터 토폴로지를 선택하여 실험 회로를 구현해 보았다. 회로의 효율을 향상시키기 위하여 영전압 스위칭 방식과 동기정류기를 적용하였으며 대전류 출력에 적합한 배전류 정류 회로를 사용하였다. 각각 아날로그 제어 IC와 MCU를 사용하는 두 종류의 800W급 풀-브릿지 DC-DC 컨버터 실험 회로를 제작 후 실험하였으며 MCU를 사용한 디지털 제어를 적용한 실험 회로의 최대 효율이 90.5%로 아날로그 IC를 사용한 실험 회로의 최대 효율 86%보다 높은 것을 확인 할 수 있었다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.7 no.5
• /
• pp.1061-1066
• /
• 2012

A digital memory has been widely used as a device for storing information due to its reliable, fast and relatively simple control circuit. However, the storage of the digital memory will be limited by the inablility to make smaller linewidths. One way to dramatically increase the storeage capability of the memory is to change the type of stored data from digital to analog. The analog memory fabricated in a standard single poly 0.6um CMOS process has been developed. Single cell and adjacent circuit block for programming have been designed and characterized. Applications include low-density non-volatile memory, control of redundancy in SRAM and DRAM memories, ID or security code registers, and image and sound memory.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.23 no.5
• /
• pp.1310-1318
• /
• 1998

Sigma-delta converter is frequently used for conyerting low-frequency anglog to digital signal. The converter consists of a modulator and a digital filer, but our work is concentrated on the modulator. In this works, to design second-order sigma-dalta modulator with 14bit resolution, we define maximumerror limits of each components (operational smplifier, integrator, internal ADC, and DAC) of modulator. It is first performed modeling of an ideal second-order sigma-delta modulator. This is then modified by adding the non-ideal factors such as limit of op-amp output swing, the finit DC gain of op-amp slew rate, the integrator gian error by the capacitor mismatch, the ADC error by the cmparator offset and the mismatch of resistor string, and the non-linear of DAC. From this modeling, as it is determined the specification of each devices requeired in design and the fabrication error limits, we can see the final performance of modulator.

• Journal of Broadcast Engineering
• /
• v.24 no.3
• /
• pp.485-494
• /
• 2019

A software-driven real-time frequency de-modulator is implemented with the aid of universal-serial-bus (USB) type software defined radio dongle. An analog stereo frequency modulation (FM) broadcast signal is down-converted to the basedband analog signal then converted to digital bit streams in the USB dongle. Computer software such as Matlab, Python, and GNU Radio manipulates the incoming bit streams with the technique of digital signal processing. Low pass filtering, band pass filtering, decimation, frequency discriminator, double sideband amplitude demodulation, phase locked loop, and deemphasis function blocks are implemented using such computer languages. Especially, GNU Radion is employed to realize the real-time demodulator.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.951-954
• /
• 2001

본 논문에서는 SDR (Software Defined Radio)시스템을 위한 디지털 IF (Intermediate Frequency)수신기를 구현하였다[1][2]. 구현된 수신기의 하드웨어 구조는 AD변환부, PDC(Programmable Down Converter)부, DSP (Digital Signal Processing)부분으로 이루어졌다. AD변환부는 Analog Devices사의 AD6644를 이용하여 아날로그 신호를14bit의 디지털 신호로 변환된다. PDC부분은 Intersil사의 HSP 50214B를 이용하여 14bit 샘플 된 IF(Intermediate Frequency)입력을 혼합기와 NCO(Numerically Controlled Oscillator)에 의해 기저대역으로 다운 시키는 역할을 한다. PDC는 CIC (Cascaded Integrator Comb)필터, Halfband 필터 그리고 프로그램할 수 있는 FIR필터로 구성되어 있다. 그리고 PDC부분을 제어하고 PDC부분에서 처리할 수 없는 캐리어, 심볼 트래킹을 위해 Texas Instrument사의 16비트의 고정소수점 DSP인 TMS320C5416과 Altera사의 FPGA를 사용하였다. 그러므로 중간주파수 대역과 기저대역 간의 신호변환을 디지털 신호처리를 수행함으로써 일반적인 아날로그 처리방식보다 고도의 유연성과 고성능 동작이 가능하고 시간과 환경 변화에 우수한 동작 특성을 제공한다.

• 한국지구물리탐사학회:학술대회논문집
• /
• 2005.05a
• /
• pp.187-194
• /
• 2005

A PC-based 8-channel seismic system has been developed and applied for bedrock mapping in near shore environment. The system is composed of an analog signal processor and an A/D converter installed on the computer, and a streamer with the group interval of 5 meters. The system is accomplished with a data acquisition program which controls the system and a data processing software. With the PC-based shallow marine seismic survey system high-resolution 2-D marine seismic profiles which have high S/N ratios can be obtained after appropriate data processing.