• 한국정보통신학회논문지
• /
• 제18권6호
• /
• pp.1413-1421
• /
• 2014

본 논문은 마스터로 동작하는 32 비트 RISC 프로세서와 전력을 제어할 수 있는 다수의 슬레이브가 동기되어 동작하는 전력 제어 임베디드 시스템을 구현하였다. Core-A 플랫폼은 Core-A 프로세서, AMBA 버스, SSRAM, AC97, DMA, UART, GPIO모듈 등으로 구성된다. 슬레이브는 4 비트의 디지털 데이터의 값에 비례하여 220V 전력을 제어할 수 있는 아날로그 회로와 마스터가 보내는 신호에 동기되어 다양한 전력제어 패턴을 생성하는 제어 시스템을 설계 하였다. Core-A 플랫폼이 라이브러리로 구축된 Flowrian II를 사용하여 소프트웨어를 크로스 컴파일하고 하드웨어 회로를 시뮬레이션으로 검증하였다. 임베디드 시스템은 FPGA 검증 보드와 CPLD 칩에 구현되었고 전력제어 아날로그 보드를 제작하여 구현하였다.

• 한국인터넷방송통신학회논문지
• /
• 제8권6호
• /
• pp.77-88
• /
• 2008

본 논문은 G-PON 기술 기반 FITB/H 시스템 구현에 관한 것이다. 이 시스템은 TDM 및 데이터 경로가 10msec내에 절체할 수 있는 이중화 기능을 지원한다. 이 시스템은 OLT와 ONU/ONT로 구성되었다. OLT는 시스템 당 최대 32개의 2.5Gbps 라인 인터페이스를 지원하며, 향후 디지털 통신 방송 융합 서비스를 고려한 설계로 융통성과 확장성을 가지고 있다. OLT 시스템은 스위치 모듈, 가입자 모듈, 프로세서 모듈, 그리고 G-PON 링크 모듈로 이루어져 있으며, 리녹스 운영체제를 탑재하고 있다. ONT는 가입자 댁내에 실장되어 TPS 서비스를 제공할 수 있다. 또한 ONU는 IP-TV 신호 전달 특성을 개선하기 위하여 IP-TV 전용 인터페이스를 가지고 있다.

• 한국항공우주학회지
• /
• 제39권1호
• /
• pp.63-68
• /
• 2011

세계 각국은 달 탐사에 대한 연구를 활발하게 진행하고 있으며 우리나라에서도 달 탐사 임무를 수행하기 위한 기초연구가 이루어지고 있다. 성공적인 달 탐사 임무 수행을 위한 통신 시스템의 개발은 달 탐사 프로젝트에 있어서 중요한 부분이다. 본 논문에서는 기저대역 프로세서 개발을 위한 기본 연구로써 달 탐사 통신 링크에 대한 요구조건 분석을 바탕으로 DSP 프로토타입 시스템을 설계하고 심우주 통신을 위한 국제 표준을 고려하여 각 핵심 모듈을 구현한다. DSP 프로토타입의 비트 오류 확률 값을 컴퓨터 시뮬레이션 결과와 비교함으로써 검증한다.

• 정보학연구
• /
• 제7권2호
• /
• pp.19-28
• /
• 2004

잉여수계를 사용한 연산기는 디지털 신호처리, 컴퓨터 그래픽 등에 있어서 여러가지 장점을 갖으므로 전용 프로세서 설계에 사용되고 있다. 그러나 크기 비교와 일반적인 제산에 있어서 단점을 갖는다. 본 논문에서 제안된 연산기는 곱의 역을 사용한 제산의 결과가 나머지를 갖는다면 현재 제수에 의해 산출된 몫의 최대 값보다 큰 값이 발생되는 조건을 반복연산의 종결조건으로 사용하였으며, 몫의 비교를 대응된 제수 값으로 대신하였다. 그러므로, 설계된 연산기는 작은 크기의 제한된 제수를 사용하는 제한점은 갖지만, 컴퓨터 그래픽의 스케일링 등에 적용하는 경우 연산기의 크기 및 속도가 우수한 제산 연산기로 사용할 수 있다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제34권5호
• /
• pp.487-501
• /
• 2007

고성능 다중 이슈 DSP의 하드웨어 리소스 사용률을 높이기 위해서, 제공되는 상용 컴파일러는 일반적으로 반복 모듈로 스케쥴링(Iterative Modulo Scheduling)을 포함하고 있다. 하지만, 통신 및 미디어 처리 응용의 루프에 존재하는 과도한 순환 데이타 의존관계는 모듈로 스케쥴링 자유도를 제한하고 있다. 결과적으로, 멀티 이슈를 위한 DSP의 병렬 기능 유닛들은 완전히 사용되고 있지 못하다. 이러한 하드웨어 리소스 저사용 문제를 해결하기 위하여, 이 논문은 효율적인 모듈로 스케쥴링을 위한 새로운 컴파일러 전처리 기법을 기술하고 있다. 제안하는 전처리 기법은 두 가지로서 클로닝과 디스맨틀링으로 불리우며, 이 두가지 기법들은 StarCore SC140 DSP 컴파일러에 구현하여 검증하였다.

• 한국공작기계학회논문집
• /
• 제14권5호
• /
• pp.41-48
• /
• 2005

The Rotating transmission is made up of belts, mass disks and gears. This transmission is controlled electro-mechanically by the motor and operation program. The control strategy of the system can be to change belts' stiffness and the masses of mass disk and gear. This system can be modeled as a rigid body, and also finds broad application in such diverse fields as machine tools, the cruise control system In automobiles, and control in the attitude and gimbals of spacecraft. This Transmission proves the necessity and effect of a closed loop control. The study of the Rotating Transmission excited by its base motion is able not only to predict the rotational performance, but to obtain the fundamental data for vibration isolation. In this research, we compared the response characteristics of the two controllers by means of the experiments on PD controller and PID controller added on integral action. Furthermore, we studied the response abilities such as steady state error, overshoot, and ect. and the response velocities such as rising time, settling time, and ect. in the rotating transmission.

• 한국컴퓨터정보학회논문지
• /
• 제11권2호
• /
• pp.35-42
• /
• 2006

본 논문에서는 Parsec을 이용하여 병렬디지털신호처리용 분산공유메모리 다중처리시스템의 성능 분석을 위한 시뮬레이터를 구현한다. 이 시뮬레이터의 특징은 TMS320C6701 DSP 칩의 DMA 기능과 빠른 접근시간을 가진 지역메모리를 사용하는 시스템의 시뮬레이션에 적합하다는 것이다. 또한 시스템의 성능 매개변수 수정과 하드웨어 구성요소들에 대한 재구성이 쉽기 때문에 다양한 실행 환경에서 시스템의 성능을 분석할 수 있다. 시뮬레이션에서는 DSP 알고리즘에서 널리 사용하는 FET, 2D FET, Matrix Multiplication, Fir Filter를 사용하여 프로세서의 수 데이터 크기, 하드웨어 요소의 변화에 따른 실행 시간을 측정한다. 그리고 그 결과를 비교함으로써 본 논문에서 구현한 시뮬레이터의 성능을 검증한다.

• 방송공학회논문지
• /
• 제19권6호
• /
• pp.819-825
• /
• 2014

본 논문에서는 비음수 행렬 분해 (NMF) 기법을 이용하여 단일 채널에서 배경음 성분을 추출하는 알고리즘에 대해 서술한다. 이러한 배경음 성분 추출은 오디오 업믹싱 시스템을 고려하여 개발되었으며, 기존의 연구를 통하여 분리된 배경음 신호가 업믹싱 시스템에 적용될 경우 공간감을 향상시킬 수 있다는 사실이 이미 확인된 바 있다. 다만 기존의 기법은 음향 신호를 모두 축적하여 일괄적으로 처리해야 한다는 단점이 있어, 스트리밍 시스템이나 디지털 시그널 프로세서 (DSP) 등을 이용한 시스템에서 사용되기 어렵다. 본 논문에서는 이를 해소하기 위하여 실시간 비음수 행렬 분해 기법을 이용한 배경음 추출 시스템을 고안하여 실험하였다. 실험에서 처리된 음원을 스펙트럼 평활도를 이용하여 분석한 결과, 고안된 배경음 추출 시스템이 기존의 일괄 추출 시스템과 유사한 정도로 배경음 성분을 추출했음을 확인할 수 있었다.

• 전자공학회논문지CI
• /
• 제44권5호
• /
• pp.12-19
• /
• 2007

본 논문에서는 ASIP(Application Specific Instruction-set Processor) 기반의 실시간 H.264/AVC 구현 가능한 VSIP(Video Specific Instruction-set Processor) 을 제안한다. 제안한 VSIP은 H.264/AVC의 화면 내 예측, 디블록킹 필터, 정수 변환 등 새로운 기능들을 효율적으로 지원하기 위한 전용의 하드웨어 구조와 명령어를 가지고 있다. 또한 화면 간 예측 및 엔트로피 코딩과 같이 연산량이 많은 부분은 하드웨어 가속기로 만들어 연산 처리 속도 및 효율을 높였다. VSIP은 H.264/AVC에 적합한 하드웨어 구조와 명령어를 통해 기존의 디지털 신호처리 프로세서보다 작은 크기를 가지며, 메모리 접근 횟수를 줄여 전력 소비를 감소시켰다. 제안한 VSIP을 이용하여 실시간 영상 신호처리를 할 수 있으며, 다양한 프로파일과 표준을 지원할 수 있다.

• 전기전자학회논문지
• /
• 제14권3호
• /
• pp.190-198
• /
• 2010

피에조소자를 구동하여 자동카메라의 초점을 자동으로 제어하는 시스템에서 피에조를 구동하는 집적회로를 설계하였다. 가공된 피에조에 변위를 만들기 위해서는 고전압 DC가 필요하다. 휴대형기기에서 사용하는 3[V]~4.2[V]정도의 낮은 전원전압을 약 80[V]로 승압하여 피에조 구동전압으로 제공하는 한편 입력되는 1[Vp-p]의 제어신호를 -20[V]에서 +80[V]까지 조절되도록 설계하였다. 또한 IC 외부에 적용되는 소자가 최소가 되도록 하여 시스템의 전체 크기를 줄일 수 있도록 하였다. 제어용 프로세서로 IIC(Inter-IC) 인터페이스를 적용하기 위하여 구동회로 내부에 IIC 인터페이스 디지털 로직을 내장하였는데, 이는 제품의 검증, 양산시 양품판정을 쉽게 해주는 장점이 있다. 제작공정은 AMIS 사의 I2T100 2P_3M 공정을 사용하였는데 0.6[um], 100[V]급 BCD공정이며, 6INCH 웨이퍼를 사용하였다. 전원전압 3.6[V], 소비전력은 약 40[mW]정도이다. 칩 사이즈는 1600*1500 [$um^2$]이며, 칩을 소형패키지에 내장하여 조립하였기 때문에 휴대형기기에 적용이 편리하게 되어있다.