• 실천공학교육논문지
• /
• 제9권1호
• /
• pp.41-48
• /
• 2017

본 논문에서는 기초 디지털 논리 회로 실습 교육 과정을 설계하기 위해, 디지털 출력을 갖는 아두이노 프로그래밍을 통한 디지털 논리회로 제어 방법을 제안하였다. 디지털 논리회로와 아두이노 프로그래밍 실습은 국내 교육과정의 고등학교 및 대학교의 공학 계열 학과에서 필수 교육과정으로 지정하고 있다. 하지만 실제 실습에는 디지털 논리회로와 아두이노 프로그래밍이 결합된 예제가 부족하고, 디지털 논리회로를 설계하고 오실로스코프 보다 저가의 비용으로 실험할 수 있는 교육 과정이 부족하다. 이에 본 논문에서는 이 문제를 해결하는 디지털 출력 명령을 통한 아두이노 프로그래밍을 통해, 디지털 논리회로를 제어하고 실습해보는 한 학기 기간의 기초 디지털 논리 회로 실습 교육 과정을 제안하였다.

• 실천공학교육논문지
• /
• 제8권2호
• /
• pp.95-101
• /
• 2016

본 논문에서는 디지털 논리회로의 동작 원리에 대한 이해를 돕기 위해, 스위치 기반 LED (Light Emitting Diode) Art 논리 회로 구현 방법을 소개한다. 브레드 보드를 이용한 디지털 논리회로 실습은 국내 교육과정의 고등학교 및 대학교 수준의 해당 학과에서 필수 교육과정으로 지정하고 있다. 하지만 실제 실습에는 기초적인 구현 예제가 부족하고, 이에 따른 결과로 복잡한 디지털 논리회로 예제를 통한 학습으로 디지털 논리회로의 기초 동작 원리에 대한 이해를 방해하는 문제점을 갖고 있다. 따라서, 스위치를 이용한 기초적인 실습예제이며, 다수의 출력 장치 신호들을 동시에 제어하는 논리회로의 필요성을 이해할 수 있는 LED Art 회로 구현 방법을 제안하고 시험하였다.

• 컴퓨터교육학회논문지
• /
• 제11권2호
• /
• pp.65-78
• /
• 2008

기존의 교육용 디지털 시뮬레이터들은 논리소자(AND, OR gate 등)의 입력 포트 수, 선의 상태변화, custom component등에 대한 제한이 있다. 본 논문에서는 이러한 제한을 완화시키고, 큰 규모의 논리를 여러 개의 도면으로 나누어 처리할 수 있는 확장형 디지털 논리 회로 시뮬레이터 XSIM (eXpandable digital logic circuit SIMulator)을 제안한다. XSIM은 큰 회로를 여러 개의 페이지로 나누어 작업이 가능함으로 복잡한 논리도면 구성이나, 팀별수업에 도움이 될 것으로 기대된다.

• 정보교육학회논문지
• /
• 제13권3호
• /
• pp.341-349
• /
• 2009

본 논문에서는 정보 과학교육에서 디지털 시스템의 동작 원리를 이해하는데 기초가 되는 디지털 논리 회로에 대한 내용을 쉽게 이해할 수 있도록, 전기회로 실험 조작 활동을 통한 논리회로 결과 검증 방법을 제안하였다. 그리고 제안한 검증방법을 활용하고 실생활 디지털 기기 예제를 통해 PBL 기법에 기반한 논리회로의 개념교육 방법 및 부울 논리 교육 방법을 제안하고 실제 수업에 적용한 결과를 난이도 할당의 적절성 및 학생들의 문제해결력 측면에서 분석하였다.

• 한국정보통신학회논문지
• /
• 제12권1호
• /
• pp.59-64
• /
• 2008

본 논문에서는 디지털 논리 회로를 효과적으로 학습하기 위한 멀티미디어 콘텐츠를 개발하였다. 이 콘텐츠의 주 교육 대상은 특별한 배경지식이 없는 일반인 또는 대학 저학년이며, 여기에 초점을 맞추어 주제 구성, 난이도, 상호작용의 적절성 등을 기획하였다. 내용면에서는 디지털논리 회로뿐만 아니라, 실제 회로제작에 필수적인 전기와 회로에 대한 기본원리에 대한 내용도 다루었다. 또한 가상의 실험 회로를 플래쉬를 이용하여 제작하여 학습자가 회로의 구성과 동작 등을 쉽게 이해하고 실제 회로에 빨리 적응할 수 있도록 구성하였다. 본 논문에서 제작한 콘텐츠는 이론적인 내용뿐만 아니라, 멀티미디어를 이용한 가상의 실습실을 통해서 현실감 있는 실습이 가능하기 때문에 디지털 회로에 입문하고자하는 초보 학습자에게 유용한 콘텐츠가 될 것으로 생각된다.

• 한국인터넷방송통신학회논문지
• /
• 제9권1호
• /
• pp.89-94
• /
• 2009

본 논문에서는 경로수 ${\zeta}$로 주어진 DCG(Directed Cyclic Graph)의 입출력간의 연관관계를 고효율디지털논리회로로 설계하는 알로리즘과 DCG의 각 노드들에 코드를 할당하는 알고리즘을 제안하였다. 본 논문에서는 기존 알고리즘의 문제점을 도출한 후, 다른 접근방법으로써 DCG의 경로수로 부터 행렬방정식을 유도한 후 이를 통해 DCG의 경로수에 따른 회로설계 알리즘을 제안하였으며, 설계된 회로와 함께 DCG의 특성을 만족하도록 노드들에 대한 코드를 할당하는 알고리즘을 제안하였다. 본 논문에서 제안한 고효율디지털논리회로설계 알고리즘은 기존의 알고리즘으로는 가능하지 않았던 경로수의 DCG에 대하여 회로설계가 가능하게 되었고, 보다 최적화된 디지털논리회로를 구현할 수 있음을 확인하였다. 본 논문에서 제안한 회로설계 알고리즘을 통해 임의의 자연수를 경로수로 갖는 DCG에 대한 설계가 가능하며, 입출력단자 수의 감소. 회로구성의 간략화, 연산속도의 향상과 비용감소 등의 잇점이 있고, 예제를 통해 본 논문에서 제안한 알고리즘의 적합성과 타당성을 검증하였다.

• 한국콘텐츠학회논문지
• /
• 제5권4호
• /
• pp.180-187
• /
• 2005

본 논문에서는 IT분야에서 가장 기본적인 교과목중의 하나인 '디지털 논리회로'를 온라인상에서 효과적으로 교육할 수 있는 콘텐츠를 개발하였다. 교과목의 특성상 '디지털 논리회로'에서 다루는 학습 내용은 실험적 성격이 강하기 때문에 각 단원에 대한 가장 효과적인 실습을 선정하고 이를 바탕으로 콘텐츠를 개발하였다. 또한 강의 내용에는 산업현장의 요구를 반영하여 ORCAD의 사용법과 디지털 시계를 제작과정을 넣어 종합적인 응용능력을 배양하도록 하였으며, Falsh를 이용하여 가상 실험실을 제작하여 가상의 회로를 설계하고 동작시켜볼 수 있도록 하였다. 제작된 가상실험실은 사실적인 그래픽을 사용하여 현장감을 높였을 뿐만 아니라 회로도와 동일한 핀 배치를 가지면서도 가상의 브레드 보드에 삽입할 수 있는 새로운 소자의 모델을 개발하여 학습효과를 높였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (1)
• /
• pp.367-369
• /
• 2001

논리 회로는 하드웨어로 직접 구현할 수도 있으나, 설계된 디지털 논리를 프로그램으로 구현하고 이를 내장형 프로세서가 실행하게 하는 방식으로 구현할 수 있다. 이러한 구현은 내장형 시스템에 적합하도록 코드 크기와 실행 속도가 효율적이어야 한다. 본 논문에서는 복사 전파, 데드코드 삭제, 위상 정렬등의 컴파일러 최적화 기술과 함수 단위 모듈 개념을 도입하여 신호 흐름 분석 기법의 C 코드 자동 발생기를 구현하였다. 회로 시뮬레이션 구현 기법 중 유한 상태 천이 모델 기법으로 코드를 발생하는 Esterel 시스템과 성능 비교 실험을 한 결과, 코드 크기는 평균 84.17%로 감소되었으며 실행 속도는 평균 4.68배로 향상되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 춘계학술대회
• /
• pp.790-791
• /
• 2014

본 논문에서는 처음 레이아웃을 접하는 학생들이 쉽게 레이아웃을 할 수 있도록 논리게이트의 입력 수에 따른 소스/드레인 접합면의 개수 및 출력 단자에 연결되는 드레인 접합면의 개수를 간단한 수식으로 설명하고자 한다. 일반적으로 디지털 회로에서는 직렬로 연결되는 트랜지스터의 경우 하나의 접합면으로 트랜지스터의 소스와 또 다른 트랜지스터의 드레인으로 동작하도록 레이아웃 된다. 그리고 출력 단자에 연결되는 드레인 접합면의 개수를 줄어야만 논리게이트의 동작속도를 향상시킬 수 있다. 그러므로 출력단자를 구성하는 드레인 접합의 개수를 수식으로 제시하고 설명함으로서 초보자도 쉽게 레이아웃을 할 수 있도록 하고자 한다.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.57-65
• /
• 2014

본 논문에서는 전류 모드 논리 회로들로 구현되는 고속 디지털 회로의 설계를 가능하게 하는 수식 기반의 자동화 설계 틀을 제시하고자 한다. 제안된 매크로 모델은 제약 기반의 최적화를 가능하게 하는 geometric programming에 호환 가능하며 이를 통해 시스템 레벨에서의 전력 소모 최적화를 가능하게 한다. 제안된 수식 기반의 자동화 설계 틀은 전류 모드 논리 회로고속 디지털 회로의 대표적인 종류 중 하나인 시리얼 링크 전송회로에 적용 되었다. 이를 통해, 사용자 정의 설계 사양에 따라 최적화를 수행하게 된다. 제안된 수식 기반의 자동화 설계 틀은 CMOS 45nm 와 90nm 각각 적용 되어 시리얼 링크 설계의 전력 소모 최적화를 수행하였으며, 이를 통해 각각의 공정 노드에 존재하는 최적의 전력 효율을 가지는 시리얼 링크의 데이터 스피드를 얻어 낼 수 있다.