• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 추계학술대회 초록집
• /
• pp.50.1-50.1
• /
• 2010

결정질 실리콘 태양전지의 원가에서 Wafer는 60~70%의 매우 높은 비중을 차지하고 있다. 많은 연구들이 원가 절감을 위하여 Wafer의 두께를 감소시키는 것에 집중하고 있다. 그러나 Wafer 두께의 감소는 태양전지의 효율 감소와 공정 진행 중에 파손율이 상승하는 등의 문제가 발생한다. 이에 본 논문에서는 결정질 태양전지 구조 중에서 24.7% 이상의 최고 변환 효율을 갖는 PERL(Passivated Emitter, Rear Locally diffuse) 구조를 대상으로 wafer 두께 감소에 따른 변환 효율 감소의 원인과 해결 방안을 제시하고자 한다. Simulation으로 확인한 결과 370 um 두께의 wafer에서 24.2 %의 효율은 50 um 두께의 wafer에서는 20.8 %로 감소함을 확인할 수 있었다. 얇아진 wafer에서 감소한 효율을 개선하기 위하여 후면 recombination velocity, 후면 fixed charge density, 후면 산화막 두께 등을 다양화하여, 각각의 경우에 대한 cell의 효율 변화를 살펴보았다. 그 결과 후면 recombination velocity, 후면 fixed charge density, 후면 산화막 두께를 최적화 하여, 각각 2.8 %p, 1.5 %p, 2.8 %p의 효율 개선 효과를 얻었다. 위 세 가지 효과를 동시에 적용하면 50 um wafer에서 370 um wafer 효율의 결과와 근접한 24.2 %의 효율을 얻을 수 있었다. 향후에는 위의 결과를 바탕으로 실제 실험을 통하여 확인할 계획이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.839-841
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 채널길이와 채널두께의 비에 따른 드레인 유도 장벽 감소 현상의 변화에 대하여 분석하고자한다. 드레인 전압이 소스 측 전위장벽에 영향을 미칠 정도로 단채널을 갖는 MOSFET에서 발생하는 중요한 이차효과인 드레인 유도 장벽 감소는 문턱전압의 이동 등 트랜지스터 특성에 심각한 영향을 미친다. 드레인 유도 장벽 감소현상을 분석하기 위하여 포아송방정식으로부터 급수형태의 전위분포를 유도하였으며 차단전류가 $10^{-7}A/m$일 경우 비대칭 이중게이트 MOSFET의 상단게이트 전압을 문턱전압으로 정의하였다. 비대칭 이중게이트 MOSFET는 단채널효과를 감소시키면서 채널길이 및 채널두께를 초소형화할 수 있는 장점이 있으므로 본 연구에서는 채널길이와 두께 비에 따라 드레인 유도 장벽 감소를 관찰하였다. 결과적으로 드레인 유도 장벽 감소 현상은 단채널에서 크게 나타났으며 하단게이트 전압, 상하단 게이트 산화막 두께 그리고 채널도핑 농도 등에 따라 큰 영향을 받고 있다는 것을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.821-823
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께에 대한 드레인 유도 장벽 감소 현상에 대하여 분석하고자한다. 드레인 유도 장벽 감소 현상은 단채널 MOSFET에서 드레인전압에 의하여 소스측 전위장벽이 낮아지는 효과를 정량화하여 표현한다. 소스 측 전위장벽이 낮아지면 결국 문턱전압에 영향을 미치므로 드레인전압에 따른 문턱전압의 변화를 관찰할 것이다. 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 산화막 두께를 다르게 제작할 수 있는 특징이 있다. 그러므로 본 연구에서는 상단과 하단의 게이트 산화막 두께변화에 따른 드레인 유도 장벽 감소 현상을 포아송방정식의 해석학적 전위분포를 이용하여 분석하였다. 결과적으로 드레인 유도 장벽 감소 현상은 상하단 게이트 산화막 두께에 따라 큰 변화를 나타냈다. 또한 도핑농도에 따라 드레인유도장벽감소 현상이 큰 영향을 받고 있다는 것을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제20권4호
• /
• pp.799-804
• /
• 2016

본 논문에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께에 대한 드레인 유도 장벽 감소 현상을 분석하기 위하여 전위장벽에 영향을 미치는 드레인전압에 따른 문턱전압의 변화를 관찰할 것이다. 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 산화막 두께를 다르게 제작할 수 있는 특징이 있다. 상단과 하단의 게이트 산화막 두께 변화에 따른 드레인 유도 장벽 감소 현상에 대하여 포아송방정식을 이용하여 분석하였다. 결과적으로 드레인 유도 장벽 감소 현상은 상하단 게이트 산화막 두께에 따라 큰 변화를 나타냈다. 상단과 하단 게이트 산화막 두께가 작을수록 드레인 유도 장벽은 선형적으로 감소하였다. 채널길이에 대한 드레인 유도 장벽 감소 값은 비선형적인 관계가 있었다. 고농도 채널도핑의 경우 상단 산화막 두께가 하단 산화막 두께보다 드레인 유도 장벽 감소에 더 큰 영향을 미치고 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.280-280
• /
• 2010

태양전지의 효율을 증가시키는 방법에는 표면 패시베이션, 접촉면적의 가변, back contact의 두께 가변 등이 있다. 특히, back contact 두께의 가변을 통하여 open circuit voltage의 감소를 최소화 할 수 있을 것이라고 전망 되고 있다. open circuit voltage 은 회로가 개방된 상태로, 무한대의 임피던스가 걸린 상태에서 빛을 받았을 때 태양전지의 양단에 전위차가 형성된다. 본 연구에서는 back contact 두께 가변에 따른, open circuit voltage의 변화를 확인하고 분석하는 것에 그 일차적인 초점을 두었다. 또한, open circuit voltage 뿐만 아니라, short circuit current density, fill factor, series resistance 등의 분석을 하였으며, efficiency를 계산하여 back contact 두께의 가변에 따른 소자 특성의 변화 분석을 통하여 최적화된 back contact위 두께를 연구하였다. 접촉면적에 따른 소자의 성능 변화는 후면 $SiN_X$ 70nm가 open circuit voltage를 15mV ~ 20mV 감소시키는 것을 확인 할 수 있었다. 그 이유는 $SiN_X$가 너무 두꺼우면 BSF 덜 형성되기 때문이다. 최종적으로 $SiN_X$ 두께를 얇게하면 open circuit voltage 의 감소를 최소화 할 수 있을 것이라는 판단을 할 수 있다. 이에, back contact인 $SiN_X$ 두께 가변에 따른 open circuit voltage의 변화를 확인하였다. $SiN_X$ 두께가 증가함에 따라, Positive charges 와 Hydrogen 함유량이 증가하며, 이에 BSF 두께 감소하였다. 또한, $SiN_X$ 두께가 감소함에 따라 Doping barrier로서 역할을 못하게 되어 후면에 n+층 형성되어 open circuit voltage가 급격히 하락하였다. 본 연구에서는 back contact인 $SiN_X$ 두께를 10nm, 30nm, 50nm, 80nm 로 가변하며 실험을 진행하였다.

• 한국정보통신학회논문지
• /
• 제13권12호
• /
• pp.2505-2510
• /
• 2009

SiOC 박막은 화학적 증착 방법에 의해 여러 가지 유량비를 다르게 하여 증착되었다. SiOC 박막에서 유전상수의 감소원인에 대하여 조사하고 샘플들은 박막의 두께와 유전상수사이의 상관성에 대하여 분석하였다. 증착한 샘플에서 박막의 두께는 굴절률에 비례하는 경향성이 있으며, 유전상수가 가장 낮은 샘플에서 두께는 감소되었다. 굴절률은 열처리 후 감소하였는데, 열처리 하면서 박막의 두께가 감소되었기 때문이다.

• 한국광학회지
• /
• 제14권4호
• /
• pp.359-364
• /
• 2003

편광에 따른 성능 변화가 작은 deep-ridge 도파관 구조에 제작이 용이한 double-sided 프로세스를 이용하여 구현할 수 있는 편광에 무관한 매우 짧은 결합 길이를 가지는 double-sided deep-ridge 도파관 구조를 가지는 새로운 수직 방향성 결합기를 제안하고 여러 가지 구조 파라미터들이 결합길이에 미치는 영향에 대하여 연구하였다. 도파관 폭의 변화에 대한 결합길이의 변화는 코어 두께의 변화에 대한 결합길이의 변화보다 작게 나타나는 것을 볼 수 있었다. 내부 클래딩 영역의 두께가 감소할수록, 코어 두께가 감소할수록 결합 길이가 감소함을 볼 수 있었다. 또한 같은 코어 두께에 대해서는 내부 클래딩 영역의 두께가 감소할수록, 같은 내부 클래딩 영역의 두께에 대해서는 코어 두께가 감소할수록 편광에 관계없이 결합 길이가 같아지는 도파관 폭이 작아짐을 볼 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.197-197
• /
• 1999

Gate oxide 의 두께 감소는 gate의 캐패시턴스를 증가시켜 트랜지스터의 속도를 빠르게 하며, 동시에 저전압 동작을 가능하게 하기 때문에 gate oxide 두께는 MOS 공정 세대가 진행되어감에 따라 계속 감소할 것이다. 이러한 얇은 산화막은 device design에 명시된 두께의 특성을 나타내야 한다. Gate oxide의 두께가 작아질수록 gate oxide와 crystalline silicon간의 계면효과가 박막의 두께의 결정에 심각한 영향을 주기 때문에 정확한 두께 계측이 어렵다. 이러한 영향과 계측방법에 따라서 두께 계측의 차이가 나타난다. XTEM은 사용한 parameter에, Ellipsometer는 refractive index에, MEIS(Medium) Energy Ion Scattering)은 에너지 분해능에, Capacitor-Voltage 측정은 depletion effect에 의해 영향을 받는다. 우리는 계면의 원자분해능 분석에 통상 사용되어온 High Resolution TEM을 이용하여 약 30~70$\AA$ SiO2층의 두께와 계면 구조에 대한 분석을 하여 이를 MEIS와 0.015nm의 고감도를 가진 SE(Spectroscopy Ellipsometer), C-V 측정 결과와 비교하여 가장 좋은 두께 계측 방법을 찾고자 한다.

• 지질학회지
• /
• 제54권6호
• /
• pp.631-640
• /
• 2018

퇴적층의 두께와 형성 기간을 분석하는 것은 퇴적분지의 발달사를 이해하기 위한 분지 해석과 모델링 연구에서 중요하다. 분지 발달 과정에서 퇴적층은 깊이가 증가함에 따라 다짐 작용에 의해 두께가 감소하고, 이 두께 변화는 깊이에 따른 공극률 변화 경향(다짐 작용 경향)을 통해 계산이 가능하다. 이 연구에서는 대표적인 퇴적암상인 사암, 셰일, 탄산염암의 깊이에 따른 공극률 변화 자료를 기반으로, 암상에 따른 다짐 작용 경향의 범위를 지수 함수를 이용하여 정량화하였다. 그리고 다짐 작용이 퇴적층의 공극률과 두께 변화에 미치는 영향을 수치해석적 방법을 이용해 평가하였다. 사암은 초기 공극률의 범위가 좁고 깊이 증가에 따른 공극률 감소 경향이 비교적 일정하여, 다짐 작용에 의한 층두께의 변화 범위가 작다. 셰일은 약 2,000 m 깊이까지 공극률이 빠르게 감소한 후, 급격히 낮아진 감소율을 보이며 이는 퇴적층의 두께 변화에도 반영된다. 탄산염암은 초기 공극률의 범위가 넓고, 깊이 증가에 따른 공극률 감소 양상의 차이가 커서, 결과적으로 다짐 작용에 의해 감소한 퇴적층 두께 차이의 범위도 크게 나타난다. 이 수치 해석적 다짐 작용 연구의 정량적 분석 결과에서 나타난 각 암상들의 다짐 작용에 따른 공극률과 층두께 감소의 특징들은 퇴적분지의 생성과 발달 과정을 이해하기 위해 필요한 퇴적층 두께 복원과 침강사 그리고 지열 작용 분석에 영향을 끼치며, 이는 다짐 작용 경향이 분지 모델링 연구에서 중요한 요소이며 적절한 적용이 필요함을 보여준다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.107-107
• /
• 2000

최근 반도체 소자의 고집적화 및 대용량화의 경향에 다라 MOSFET 소자 제작에 이동되는 게이트 산화막의 두께가 수 nm 정도까지 점점 얇아지는 추세이고 Giga-DRAM급 차세대 UNSI소자를 제작하기 위해 5nm이하의 게이트 절연막이 요구된다. 이런 절연막의 두께감소는 게이트 정전용량을 증가시켜 트랜지스터의 속도를 빠르게 하며, 동시에 저전압동작을 가능하게 하기 때문에 게이트 산화막의 두께는 MOS공정세대가 진행되어감에 따라 계속 감소할 것이다. 따라서 절연막 두께는 소자의 동작 특성을 결정하는 중요한 요소이므로 이에 대한 정확한 평가 방법의 확보는 공정 control 측면에서 필수적이다. 그러나, 절연막의 두께가 작아지면서 게이트 산화막과 crystalline siliconrksm이 계면효과가 박막의 두께에 심각한 영향을 주기 때문에 정확한 두께 계측이 어렵고 계측방법에 따라서 두께 계측의 차이가 난다. 따라서 차세대 반도체 소자의 개발 및 양산 체계를 확립하기 위해서는 산화막의 두께가 10nm보다 작은 1nm-5nm 수준의 박막 시료에 대한 두께 계측 방법이 확립이 되어야 한다. 따라서, 본 연구에서는 습식 산화 공정으로 제작된 3nm-7nm 의 게이트 절연막을 현재까지 알려진 다양한 두께 평가방법을 비교 연구하였다. 절연막을 MEIS (Medim Energy Ion Scattering), 0.015nm의 고감도를 가지는 SE (Spectroscopic Ellipsometry), XPS, 고분해능 전자현미경 (TEM)을 이용하여 측정 비교하였다. 또한 polysilicon gate를 가지는 MOS capacitor를 제작하여 소자의 Capacitance-Voltage 및 Current-Voltage를 측정하여 절연막 두께를 계산하여 가장 좋은 두께 계측 방법을 찾고자 한다.다. 마이크로스트립 링 공진기는 링의 원주길이가 전자기파 파장길이의 정수배가 되면 공진이 일어나는 구조이다. Fused quartz를 기판으로 하여 증착압력을 변수로 하여 TiO2 박막을 증착하였다. 그리고 그 위에 은 (silver)을 사용하여 링 패턴을 형성하였다. 이와 같이 공진기를 제작하여 network analyzer (HP 8510C)로 마이크로파 대역에서의 공진특서을 측정하였다. 공진특성으로부터 전체 품질계수와 유효유전율, 그리고 TiO2 박막의 품질계수를 얻어내었다. 측정결과 rutile에서 anatase로 박막의 상이 변할수록 유전율은 감소하고 유전손실은 증가하는 결과를 나타내었다.의 성장률이 둔화됨을 볼 수 있다. 또한 Silane 가스량이 적어지는 영역에서는 가스량의 감소에 의해 성장속도가 둔화됨을 볼 수 있다. 또한 Silane 가스량이 적어지는 영역에서는 가스량의 감소에 의해 성장속도가 줄어들어 성장률이 Silane가스량에 의해 지배됨을 볼 수 있다. UV-VIS spectrophotometer에 의한 비정질 SiC 박막의 투과도와 파장과의 관계에 있어 유리를 기판으로 사용했으므로 유리의투과도를 감안했으며, 유리에 대한 상대적인 비율 관계로 투과도를 나타냈었다. 또한 비저질 SiC 박막의 흡수계수는 Ellipsometry에 의해 측정된 Δ과 Ψ값을 이용하여 시뮬레이션한 결과로 비정질 SiC 박막의 두께를 이용하여 구하였다. 또한 Tauc Plot을 통해 박막의 optical band gap을 2.6~3.7eV로 조절할 수 있었다. 20$0^{\circ}C$이상으로 증가시켜도 광투과율은 큰 변화를 나타내지 않았다.부터 전분-지질복합제의 형성 촉진이 시사되었다.이것으로 인하여 호화억제에 의한 노화 방지효과가 기대되었지만 실제로 빵의 노화는 현저히 진행되었다