• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.34-45
• /
• 2007

오버샘플링(oversampling) 방식의 시그마-델타(sigma-delta) A/D 컨버터에서는 오버샘플링된 신호를 최종 Nyquist rate 으로 낮춰주는 디지털 데시메이션 필터가 필수적이다. 본 논문에서는 면적을 크게 줄이면서 time-to-market의 이점을 가져다주는 고해상도 시그마-델타(sigma-delta) A/D 컨버터용 디지털 데시메이션(decimation) 필터의 Verilog-HDL 설계 및 구현을 보였다. 디지털 데시메이션 필터는 CIC(cascaded integrator-comb) filter와 두 개의 half-band FIR filter로 이루어져 있다. FIR필터에서 곱셈연산의 복잡성을 줄이고 면적을 최소화하기 위해 계수를 CSD(canonical signed digit) 코드로 표현하여 사용하였다. 곱셈 연산은 일반 곱셈기 없이 쉬프트 와 덧셈방식을 이용하여 구현되었다. 3단 데시메이션 필터는 $0.25-{\mu}m$ CMOS 공정으로 제작되었고, 필터의 면적은 $1.36mm^2$ 이며 2.8224 MHz의 클럭 주파수에서 4.4 mW의 파워소모를 보였다. 측정 결과 높은 신호대 잡음 비(SNR)를 요구하는 디지털 오디오용 데시메이션(decimation) 필터의 사양을 충분히 만족시키고 있음을 볼 수 있다.

• 한국통신학회논문지
• /
• 제22권4호
• /
• pp.637-637
• /
• 1997

본 논문에서는 MPEG-4 비데오 VB(verification model)에서 입력 영상의 크기 변환을 위하여 제시한 포멧 변화필터보다 하드웨어 구현시 더 유리한 필터를 제안한다. 제안된 필터는 각 계수가 MSD(minimal signed digit)로 표현되었을 때 0이 아닌 자리수가 두 개 이하가 되도록 설계하였으며 입력과 필터 계수와의 곱을 하나의 덧셈기만으로 구현할 수 있어서 일반적인 필터에서와 같이 정수 곱셈기나 CSA(carry save adder)를 사용하는 경우보다 복잡도나 속도 면에서 더 유리하다. MPEG 비데오 VM에서 제시한 필터는 2:1, 4:1, 5:3, 5:6 변화 등 모두 여섯가지인데 이들 중 매우 간단한 필터 하나를 제외한 나머지 필터에 대하여 모두 각 계수가 0이 아닌 자리수가 두개 이하가 되도록 설계를 하고 이들을 MPEG에서 제시한 필터들과 비교하였다. 필터링 성능 비교 방법은 사인파를 입력으로 하여 출력과 참값을 비교하는 간접적인 방법과, 영상을 높은 정밀도 계산으로 높은 탭수의 필터를 통과시켜 얻은 결과를 원영상으로 하여 제안된 필터와 MPEG에서 제시된 필터를 통과한 영상들을 PSNR로 비교하는 방법을 사용하였다. 결국, 본 논문에서 제시된 포맷 변환 필터들은 하드웨어 구현이 매우 간단하고 속도가 빠르면서도 필터링된 영상의 화질 면에서는 MPEG에서 제시한 필터와 거의 같음을 알 수 있다.

• 한국초등수학교육학회지
• /
• 제7권1호
• /
• pp.45-64
• /
• 2003

1차부터 7차까지의 초등학교 수학 교과서에 나타난 약수와 배수의 지도 방법을 교수학적 변환론의 관점에서 비교-분석하였다. 1, 2차 교과서에서는 약수와 배수를 별도의 단원으로 구성하지 않고, 분수의 덧셈과 뺄셈, 곱셈을 주요 내용으로 하는 단원에서 분수의 통분과 약분 지도 내용 속에 포함시켜 약수와 배수를 지도하고 있다. 3, 4차 교과서에서는 새 수학 운동의 영향을 받아 약수와 배수가 분수의 내용과 독립되어 하나의 단원으로 설정되었고, 수 영역에 집합의 개념을 도입하여 수체제를 확립하면서 집합의 내용과 함께 다루어졌다. 5, 6, 7차 교과서에서는 약수와 배수가 분수 내용뿐만 아니라 집합의 내용과도 분리되어 지도되기 시작하였고, 특히, 7차 교과서에서는 학습자의 활동 자체를 통한 이해가 매우 강조되고 있다. 약수와 배수에 대한 지도 방법은 교과서 개편을 거듭하는 동안 수학적 체계를 갖추 기 위해 학습 요소의 정돈이 이루어졌고, 교수학적 변환 역시 교과서가 개편됨에 따라 점차 체계적인 형태를 갖추게 되었다.

• 정보보호학회논문지
• /
• 제17권1호
• /
• pp.11-20
• /
• 2007

몽고메리 곱셈 방법을 이용한 고속 연산은 RSA 암호 시스템의 설계에 중요한 부분을 차지한다. 몽고메리 곱셈은 두번의 덧셈 연산으로 구성되며 CSA를 이용한 방법과 RBA를 이용한 방법이 있다. CSA의 경우 4-2 CSA 또는 5-2 CSA를 이용하여 구현하며, RBA의 경우 기존 이진 방법과 달리 잉여 이진체계를 이용한다는 특징을 가진다. [1] 에서는 기존의 RBA와 다른 새로운 이진 체계와 하드웨어 구조를 제안하고 몽고메리 곱셈에 적용하였다. 본 논문에서는 [1] 에서 제안한 RBA의 로직 구조를 재구성하여 시간 복잡도 뿐만 아니라 결합기가 필요하지 않도록 구성하여 공간 복잡도를 크게 줄였다. 또한 입 출력 값을 변형시켜 지수승 연산에 적합하도록 설계하였다. 그 결과 제안하는 RBA는 삼성 STD130 $0.18{\mu}m$ 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하는 환경에서, 기존의 4-2 CSA 보다 공간과 시간 복잡도를 각각 18.5%와 25.24%를, 기존의 RBA 보다 6.3%와 14%를 감소시킨다. 또한 [1] 의 RBA와 비교시 44.3%, 2.8%의 감소된 복잡도를 갖는다.