• 한국정보통신학회논문지
• /
• 제16권5호
• /
• pp.999-1008
• /
• 2012

ISB(Intelligent Silicon Bead)는 기존 CMOS 칩과 달리 CMOS SoC의 전원을 포함한 외부와의 인터페이스(interface)를 모두 빛을 이용하여 칩의 초소형화 및 단가를 낮추고 광통신, 메모리 기능을 탑재한 신개념 바이오 실험용 칩이다. 본 논문에서는 외부리더기로부터 비드칩에 인가된 하나의 광신호를 통해 전력과 신호를 동시에 전달하기 위한 저전력, 저면적특성의 광수신단 설계와 입력프로토콜에 대해서 소개하고 이를 시뮬레이션 및 측정을 통해 검증한다. 또한 칩의 ID를 기록/저장하기 위한 저전력 PROM을 설계하여 광신호 입력에 따른 출력 결과 값을 얻는데 성공한다. 본 연구를 통하여 기존 RFID에서 발생한 칩면적 소형화의 한계와 높은 단가 등의 문제점을 해결하여 새로운 유형의 바이오용 칩 개발을 기대할 수 있다.

• 한국전자파학회논문지
• /
• 제8권4호
• /
• pp.415-425
• /
• 1997

주파수 호핑통신은 많은 장점이 있으나 주파수합성기나 동기회로 등이 복잡하기 때문에 간이형 통신 시스템에는 부적합 한 것으로 알려져 있다. 본 논문은 송신단에서 GMSK신호에 의해 변조된 주파수 호핑신호와 그보다 한 칩 지연된 주파수 호핑신호를 전송한 후, 수신단의 혼합기(Mixer) 출력단에서 신호를 둘로 나누어 직접 또는 지연시켜서 헤태로다인 상관기에 보내는 방법으로 동기회로를 줄일 수 있는 새로운 FH 시스템을 제안한다. 해석 및 실험을 통하여 이것이 가능함을 확인하였으며 915~929 MHz 주파수대에서 칩을(Chip rate)을 31개 로 하여 부가적인 백색 가우시안 잡음(Additive white gaussian noise) 전송 조건하에서 통신이 가능함을 확인하였다.

• 한국전자파학회논문지
• /
• 제13권6호
• /
• pp.514-520
• /
• 2002

본 논문에서는 L-band용 이동통신 단말기에 적용 가능한 수신단 MMIC 믹서의 설계 및 제작에 관한 연구를 다룬다. 단일 칩으로 집적하기 적절한 LO 및 RF balun을 능동소자를 이용하여 구성하였으며 각 능동소자의 공정상의 변화를 보상하기 위하여 새롭게 제안된 바이어스 회로를 적용하였다. 믹서의 변환이득은 -14 dB이며 IP3는 약 4 dBm, 포트간 격리도는 25 dB 이상의 값을 가진다. 제안된 새로운 바이어스 회로는 FET와 저항으로 구성되며 공정상의 변화와 온도의 변화 등에 의한 문턱전압의 변화를 보상해 줄 수 있다. 설계된 칩의 사이즈는 1.4 mm$\times$1.4 mm이다.

• 전자공학회논문지
• /
• 제54권1호
• /
• pp.33-38
• /
• 2017

본 논문에서는 채널 당 3.125-Gb/s 동작 속도를 갖는 4-채널 공통-캐소드 VCSEL 다이오드 드라이버 어레이 칩을 구현하였다. 스위칭 동작하는 메인 드라이버의 동작속도 향상을 위해, 액티브 인덕터를 사용한 전치증폭단과 이퀄라이저 기능을 탑재한 입력버퍼단으로 구성하였다. 특히 개선된 입력버퍼단의 경우, 주파수 영역의 피킹으로 대역폭 증대뿐 아니라 비교적 적은 전류로 동작하도록 설계하였다. 본 논문에서 사용한 VCSEL 다이오드는 2.2 V 순방향 전압과 $50{\Omega}$ 기생저항 및 850 fF 기생 캐패시턴스를 갖는다. 또한, 3.0 mA 변조전류 및 3.3 mA 바이어스 전류로 동작하므로, 두 개의 독립적인 전류소스로 구동 가능한 current steering 기반의 메인 드라이버를 설계하였다. 제안한 4-채널 광 송신기 어레이 칩은 $0.11-{\mu}m$ CMOS 공정을 이용하여 제작하였다. 칩 코어의 면적은 $0.15{\times}0.18{\mu}m^2$ 이며, 채널 당 22.3 mW 전력소모를 갖는다.

• 한국정보처리학회논문지
• /
• 제2권1호
• /
• pp.66-74
• /
• 1995

이 논문에서는 고속 저전력 분야에 적용하기 위한 8비트, 15MHz A/D 변환기 설계 에 관해 기술한다. 2단 플래시 방식인 서브레인징 구조 A/D 변환기에서 칩 면적을 줄 이기 위해 저항의 수를 감소시킨 전압분할 회로를 설계하였다. 비교기는 80 dB의 이득, 50 MHz의 대역폭, 오프셋 전압이 0.5mV이고, 전압분할 회로의 최대오차는 1mV이다. 설계된 A/D변환기는 ＋5/-5V 공급 전압에 대해 전력소비가 150mW, 지연시간이 65ns 이다. A/D 변환기는 N-well공정을 이용하여 설계하고, 제작하였다. 제안된 변환기는 고속, 저전력, 소형 단일 칩 아날로그-디지탈 혼합 시스템 응용에 적합하다. 시뮬레이 션은 PSPICE를 이용하여 수행하였고, 1차 가공된 칩을 데스트 하였다.

• 한국산학기술학회논문지
• /
• 제11권2호
• /
• pp.461-468
• /
• 2010

본 논문에서는 단일칩 마이크로컨트롤러를 이용하여 구현한 간단한 디지털 LCD 백라이트 인버터를 보고한다. 제안한 인버터는 냉음극형광램프(CCFL)의 점화전압을 감소시키고 전류스파이크를 제거함으로써 점화특성을 향상시켜 CCFL의 수명을 연장시킨다. 이것은 소프트스타팅 기법을 적용한 디지털 디밍제어 알고리즘을 단일칩 마이크로 컨트롤러에 구현함으로써 달성하였다. 인버터의 전력구조는 풀브리지 공진형 회로를 이용하였다. 간략한 해석 결과에 따른 설계 예를 제시하였고, 이에 근거하여 구현된 프로토타입의 실험결과는 이론적 해석과 설명이 정확하게 일치함을 보였다. 전체 시스템의 효율은 약 85%였으며, 디밍제어 동작 시에 CCFL의 점화는 전류스파이크가 없이 이루어졌고 점화전압은 기존의 구조에 비해 약 30% 정도 감소하였다.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.517-527
• /
• 2021

본 논문에서는 단일칩 마이컴을 이용한 위상변위 방식 직류-직류 전력변환기를 제안한다. 제안한 전력변환기의 1차측은 위상변위 방식에 의하여 단극성 펄스폭변조(unipolar PWM)로 동작하는 풀브리지 전력구조이며, 2차측은 4개의 다이오드로 구성된 풀브리지 전파정류기이다. 제안한 전력변환기의 제어는 단일칩 마이컴에 의해 수행되고, 그 MOSFET 스위치들은 부트스트랩 회로에 의해 구동된다. 그래서 전력변환기의 전체 시스템은 간단하다. 제안한 전력변환기는 공진회로와 저지커패시터를 이용하여 고효율을 달성한다. 본 논문에서는 먼저, 제안한 전력변환기의 전력회로의 동작을 각 동작모드를 따라 설명한다. 그리고 제안한 전력변환기의 전력회로 설계방식을 보이고 제안한 전력변환기를 동작시키는 마이컴 상의 소프트웨어 제어 알고리즘과 피드백 및 스위치 구동 회로에 관하여 간략히 설명한다. 그 후, 본 논문에서 제시한 설계와 구현방식에 의하여 설계하고 제작된 시제품 전력변환기의 실험결과를 통하여 제안한 전력변환기의 동작 특성을 입증한다. 실험결과에서 약 92% 정도의 최고 효율을 얻었다.

• 한국전자파학회논문지
• /
• 제30권6호
• /
• pp.518-521
• /
• 2019

본 논문에서는 상용 트랜스미터 칩과 패치 어레이 안테나를 결합하여 60 GHz 대역에서 동작하는 능동 안테나 모듈을 설계, 제작하였다. 설계된 모듈은 안테나 PCB와 트랜스미터 칩이 장착된 송신 모듈 PCB가 결합되는 구조로 하였다. 주파수 제어신호 및 바이어스 제어신호는 아두이노 키트를 사용하여 인가하였으며, 기저대역의 I/Q 신호가 트랜스미터 칩으로 인가될 수 있도록 하였다. 송신 모듈의 출력은 단일 출력으로 안테나에 연결되므로 차동 출력을 내는 트랜스미터 칩의 출력을 링 하이브리드 발룬에 전달하고, 이를 초소형 상용 커넥터로 $2{\times}4$ 마이크로스트립 패치 어레이 안테나 PCB로 전달되도록 하였다. 최종 출력되는 밀리미터파 신호의 방사패턴 측정을 통하여 시뮬레이션 결과와 비교하는 방식으로 확인하였다. 제작된 능동 안테나 모듈의 방사패턴 측정 결과, 3 dB 빔폭과 null 포인트의 위치가 시뮬레이션 결과와 잘 일치함을 확인하였다.

• 한국산업정보학회논문지
• /
• 제11권4호
• /
• pp.72-81
• /
• 2006

본 논문에서는 마이크로컨트롤러의 기능을 수행하는 데 필수적이며 사용빈도가 높다고 판단되는 총 64개의 명령어를 정의한 후 이를 처리할 데이터패스를 구성해 스테이트 머쉰으로 제어하는 방식으로 VHDL로 설계를 하고 FPGA로 구현했다. 기존의 마이크로컨트롤러 관련 연구에서는 기능적 시뮬레이션까지만 했기나, 인터럽트 기능이 없든지, 하드웨어로 구현을 하지 않았었다. 본 논문에서는 데이터 이동, 논리, 가산 연산 및 분기, 점프 연산을 실행할 수 있도록 해 간단한 연산 및 제어용도에 적합하도록 하였고, 스택, 외부 인터럽트 기능을 지원하도록 해 그 자체로서 완전한 마이크로컨트롤러가 되도록 하였다. 타이밍 시뮬레이션으로 검증 후 제작 과정을 통해, 설계된 마이크로컨트롤러가 정상적으로 동작함을 확인하였다. 심지어 프로그램 ROM까지도 칩 안에 넣어 전체 마이크로컨트롤러를 단일 칩으로 구현하였다. Altera MAX+PLUS II 통합개발환경 하에서 EP1K50TC144-3 EPGA 칩으로 구현을 하였고 최대 동작주파수는 9.39MHz까지 가능했고 사용한 로직 엘리먼트의 개수는 2813개로서 논리 사용률은 97%이었다. 본 연구의 결과는 핵심 기능이 요구되는 마이크로컨트롤러 IP로서도 사용할 수 있고, 모든 코드가 VHDL로 작성되어 있으므로 사용자의 요구에 따라 기능을 추가할 수도 있다.

• 정보처리학회논문지A
• /
• 제12A권2호
• /
• pp.127-136
• /
• 2005

이 논문에서는 단일 칩 프로세서에서 제한된 공간의 레벨 1 캐시를 구성하고 있는 선인출 캐시 $L_P$와 요구인출 캐시 $L_1$의 합이 일정한 때, $L_1$와 $L_P$의 크기의 적정한 비율을 실험을 통하여 분석하였다. 실험 결과, $L_1$와 $L_P$의 합이 16KB일 경우에는 $L_1$을 12KB, $L_P$를 4KB로 구성하고 $L_P$의 선인출 기법과 캐시교체정책은 각각 OBL과 FEO을 적용시키는 레벨 1 캐시 구조가 가장 성능이 우수함을 보였다. 또한 이 분석은 $L_1$와 $L_P$의 합이 32KB 이상인 경우에는 $L_P$의 선인출 기법으로는 동적필터 기법을 사용하는 것이 유리함을 보였고 32KB의 공간이 가용한 경우에는 $L_1$을 28KB, $L_P$를 4KB로, 64KB가 가용한 경우에는 $L_1$을 48KB, $L_P$를 16KB로 레벨 1 캐시를 분할하는 것이 가장 좋은 성능을 발휘함을 보였다.