• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.431-432
• /
• 2008

HIT Solar Cell은 단결정 실리콘 웨이퍼가 초박막 amorphos 실리콘 층으로 싸여있는 구조이다. HIT Solar Cell에서 amorphos 실리콘의 두께와 도핑 농도는 태양전지의 효율을 결정하는 매우 중요한 요인이다. 본 논문에서는 높은 효율을 갖는 태양전지 설계를 위해 AFORS HET 프로그램을 이용하여 TCO_a-Si:H(p)_a-Si:H(i)_c-Si(n)_Al 구조를 설계했다. 후에 a-Si:H(p)의 두께와 a-Si:H(i) 의 두께를 가변하며 효율을 측정하였고, p-i-n 구조에서 n+ 층을 추가함에 따라 변하는 효율을 측정하였다. 최적화 한 결과 $V_{oc}$ = 693mV, $J_{sc}$ = 3891mA/$cm^{-2}$, FF = 8363%, $E_{ff}$ = 22.55% 의 고효율을 얻었다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.18 no.1
• /
• pp.45-49
• /
• 2008

The development of manufacturing process of silicon (Si) ingots is one of the important issues to the growth of the photovoltaic industry. Polycrystalline Si wafers shares more than 60% of the photovoltaic market due to its cost advantage compared to mono crystalline silicon wafers. Several solidification processes have been developed by industry including casting, heat exchange method (HEM) and electromagnetic casting. In this paper, the advanced directional solidification (ADS) method is used to growth of large sized polycrystalline Si ingot. This method has the advantages of the small heat loss, short cycle time and efficient directional solidification. The numerical simulation of the process is applied using a fluid dynamics model to simulate the temperature distribution. The results of simulations are confirmed efficient directional solidification to the growth of large sized polycrystalline Si ingot above 240 kg.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.11a
• /
• pp.39.1-39.1
• /
• 2010

이종접합태양전지는 단결정 실리콘 기판 표면에 고품질 비정질 실리콘층을 적층함으로써 전기의 근원인 전하의 재결합 손실을 줄여 높은 개방전압을 얻을 수 있다는 특징이 있다. 초박형 태양전지는 기존 태양전지보다 뛰어난 광전변환 특성(Photovoltaic characteristic)을 가지고 두께가 얇아 제품 형상 시 자유도가 높아진다. 본 논문에서는 n-type Bare wafer($160{\sim}180{\mu}m$)를 이용하여 $50{\mu}m$의 웨이퍼를 제작하였다. a-Si:H(p)_a-Si:H(i)_c-Si(n)의 광흡수층 구조를 성막하여 cell을 제작하였다. 그 결과 Voc(Open Circuit Voltage)가 0.666, Jsc(Short-Circuit Current)가 34.77, FF(Fill Factor) 69.413, Efficency 16.07%를 달성했다.

• Journal of the Korean Society of Manufacturing Technology Engineers
• /
• v.20 no.4
• /
• pp.395-400
• /
• 2011

Scanning Probe Lithography is a method to localized oxidation on single crystal silicon wafer surface. This study demonstrates nanometer scale non contact lithography process on (100) silicon (p-type) wafer surface using AFM(Atomic force microscope) apparatuses and pulse controlling methods. AFM-based experimental apparatuses are connected the DC pulse generator that supplies ultra short pulses between conductive tip and single crystal silicon wafer surface maintaining constant humidity during processes. Then ultra short pulse durations are controlled according to various experimental conditions. Non contact lithography of using ultra short pulse induces electrochemical reaction between micro-scale tip and silicon wafer surface. Various growths of oxides can be created by ultra short pulse non contact lithography modification according to various pulse durations and applied constant humidity environment.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.20 no.10
• /
• pp.3113-3125
• /
• 1996

The objective of this study is to develop novel method named mechanical and chemical machining technique, which is capable of producing three dimensional patterns of few micrometers in dimension on a silicon wafer without the use of a mask. The strategy is to impart mechanical energy along the path of the pattern to be fabricated on a single crystal silicon by way on introdusing frictional interaction under controlled conditions. Then, the surface is preferentially etched to reveal the areas that have been mechanically energized. Upon completion of the etching process, the three dimensional pattern is produced on the silicon surface. Experiments have been conducted to identify the optimal tool material, geometery, as well as fabrication condition. The new technique introduced in this paper is significantly simpler than the conventional method which require sophisticated equipment and much time.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1997.11a
• /
• pp.521-524
• /
• 1997

TZDB(Time-Zero Dielectric Breakdown)법을 이용하여 CZ법으로 성장된 6인치완 8인치 실리콘 웨이퍼의 미세 결함에 대해 조사하였다. 80$0^{\circ}C$에서 $N_2$분위기로 성장시킨 SiO$_2$를 이용하여 표면에 1092계의 MOS 커패시터를 형성한 뒤. 개별 소자에 대해 I-V test를 행하고 이를 통해 얻이진 파괴전압과 누설전류값을 이용하여 결과를 디스플레이 하는 프로그램을 개발하였다. Breakdown실험을 토해서 얻어진 결과를 결정내부의 특성을 관찰하는 SPV결과와 비교함으로써 표면의 상태와 내부의 상태를 연관시키고자 하는 시도를 하였다. 결함이 존재하는 지역의 커패시터는 결함이 존재하지 않는 지역과 비교하여 상대적으로 높은 누설전류값을 보였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.57-58
• /
• 2007

결정질 실리콘 웨이퍼의 텍스쳐링과 도핑은 태양전지의 효율을 결정하는 매우 중요한 요인이다. 높은 효율을 갖는 태양전지 설계를 위해 PC1D를 이용하여 텍스쳐링 사면체의 폭 및 각도, 베이스 면저항 및 농도를 조절하였다. 최적화 결과, 텍스쳐 피라미드의 폭은 $2{\sim}4{\mu}m$, 각도는 $79^{\circ}$ 베이스 면저항 $100{\Omega}/{\Box}$, 도핑 농도 $1{\times}10^{19}cm^{-3}$에서 15.06%의 변환효율을 얻을 수 있다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.11
• /
• pp.2439-2443
• /
• 2011

To obtain the effect of texturing process in Solar cells, the Si-wafers were textured by using the IPA+DI water mixed etching solution with KOH alkaline. All samples were analyzed by the scanning electron microscopy for the surface images, and it was researched the correlation between the efficiency of optical properties and the effect of texturing. From the results of the surface images obtained by SEM, mc-Si wafer shows a isotropic surface but sc-Si wafers displays the unisotropic surface. The reflectance was improved at the sc-Si wafer textured uniformly, and the reflectance of over etched-samples increased.

• Journal of the Korean Vacuum Society
• /
• v.10 no.3
• /
• pp.361-367
• /
• 2001

Recently, Chemical Mechanical Polishing(CMP) has become a leading planarization technique as a method for silicon wafer planarization that can meet the more stringent lithographic requirement of planarity for the future submicron device manufacturing. The SOI(Silicon On Insulator) wafer has received considerable attention as bulk-alternative wafer to improve the performance of semiconductor devices. In this paper, the objective of study is to investigate Material Removal Rate(MRR) and surface micro-roughness effects of slurry and pad in the CMP process. When particle size of slurry is increased, Material Removal rate increase. Surface micro-roughness is greater influenced by pad than by particle size of slurry. As a result of AM measurement, surface micro-roughness was improved from 27 $\AA$ Rms to 0.64 $\AA$Rms.

• 한국신재생에너지학회:학술대회논문집
• /
• 2011.05a
• /
• pp.121.1-121.1
• /
• 2011

현재 상용화되고 있는 단결정 실리콘 태양전지는 알루미늄 페이스트를 이용하여 후면의 전 영역에 전계를 형성한다. 최근에는 고효율을 얻기 위하여 후면에 패시베이션 효과와 장파장에 대한 반사도를 증가 시키는 SiNx막을 증착 후, 국부적으로 전계를 형성하는 국부 후면 전극(Local back surface field)기술이 연구되고 있다. 본 연구에서는 전면만 텍스쳐 된 단결정 실리콘 웨이퍼를 이용하였다. Plasma Enhanced Chemical Vapor Deposition(PECVD)를 이용하여 전,후면에 SiNx를 증착 하였고 후면의 국부적인 전극 패턴 형성을 위하여 SiNx 식각용 페이스트를 사용한 스크린 프린팅 기술을 이용하였다. 스크린 프린팅을 이용하여 패턴이 형성된 후면에 알루미늄을 인쇄 한 후 Rapid Thermal Process(RTP)를 이용하여 소성 공정 조건을 변화시켰다. 소성 조건 동안 형성되는 후면 전계층은 peak 온도와 승온속도, 냉각 속도에 따라 형상이나 특성이 변화하기 때문에 소성 조건을 변화시키며 국부적 후면 전계 형성의 최적화에 관한 연구를 수행하였다. 패이스트를 이용하여 SiNx를 식각 후 광학 현미경(Optical Microscopy)을 사용하여 SiNx의 식각 유무를 살펴보았고, RTP로 형성된 국부 전계층의 형성 두께, 주변 부분의 형상을 살피기 위해 도핑 영역을 혼합수용액으로 식각하여 주사 전자 현미경(SEM)을 이용하여 관찰 하였다. 또한 후면의 특성을 살펴보기 위해 분광 광도계(UV/VIS/NIR Spectrophotometer)를 사용하여 후면 SiNx층의 유무에 따른 반사도를 비교, 측정 하였다.