• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.101-108
• /
• 2017

양자게이트 행렬은 치수가 r, 제어상태벡터 수가 n 및 표적상태벡터 수가 1인 경우에 $r^{n+1}{\times}r^{n+1}$ 차원 행렬이므로 n 증가에 따른 행렬 크기는 지수 함수적 증가 특성을 갖는다. 만약 제어상태벡터의 경우 수가 $2^n$이라면 $2^n-1$ 경우는 입력이 출력에 보전되는 단위행렬의 항등연산이고, 오직 한 개의 제어상태벡터 연산만이 표적상태벡터에 대한 유니터리 연산이다. 본 논문은 행렬차원 증가에 결정적 기여를 하는 $2^n-1$개의 단위행렬 연산을 한 동작의 산술멱승 연산으로 대체할 수 있는 새로운 함수 임베딩 방법을 제안한다. 제안한 함수 임베딩 방법은 다치 임계값을 갖는 2진 리터럴 스위치를 사용하므로 범용 하이브리드 MCU 게이트를 $r{\times}r$ 유니터리 행렬로 실현할 수 있다.

• 전자공학회논문지C
• /
• 제35C권7호
• /
• pp.78-91
• /
• 1998

This paper presents modular design techniques of multiple-valued logic functions about the function decomposition method and input variable management method. The function decomposition method takes avantage of the property of the column multiplicity in a single-column variable partitioning. Due to the increased number of identical modules, we can achieve a simpler circuit design by using a single T-gate, which can eliminate some of the control functions in the module libraty types. The input variable management method is to reduce the complexity of the input variables by proposing the look up table which assign input variables to a code. In this case as the number of sub-functions increase the code-length and the size of the code-assignment table grow. We identify some situations where shard input variables among sub-functions can be further reduced by a simplicication technique. According to the result of adapting this method to a function, we have demonstrated the superiority of the proposed methods which is bing decreased to about 12% of interconnection and about 16% of T-gate numbers compare with th eexisting for th enon-symmetric and irregular function realization.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.3-8
• /
• 2016

자기적응 등화기의 최적화에 널리 사용되는 판정의거(decision-directed: DD) least mean square(LMS) 알고리즘의 수정된 형태를 제안하고, 수정된 형태가 기존 알고리즘의 초기 수렴 특성을 크게 개선함을 보인다. 기존 DD LMS는 등화기 출력과 그에 대한 양자화 값의 차이를 오차로 간주하고, 오차의 제곱을 비용 함수로 하여 등화기 계수에 대해 이를 최소화함으로써 등화기의 최적화를 달성한다. 이 오차 발생 방법은 이진 신호 또는 단일레벨 신호에 유용하나, 다치레벨 신호의 경우 등화기의 초기화에는 효과적이지 못하다. 수정된 DD LMS에서는 오차 발생을 수정하여 이 문제를 해결하였다. 다치레벨 신호를 대상으로 한 모의실험을 통해 심볼간 간섭에 의한 왜곡과 부가 잡음 하에서 수정된 DD LMS의 유용성과 성능을 검증하였다.

• 전자공학회논문지B
• /
• 제29B권11호
• /
• pp.56-64
• /
• 1992

The sum-of-product type MVL (Multiple-valued logic) functions can be directly transformed into the exclusive-sum-of-literal-product(ESOLP) type MVL functions with a substitution of the OR operator with the exclusive-OR(XOR) operator. This paper presents an algorithm that can reduce the number of minterms for the purpose of minimizing the hardware size and the complexity of the circuit in the realization of ESOLP-type MVL functions. In Boolean algebra, the joinable true minterms can form the cube, and if some cubes form a cube-chain with adjacent cubes by the insertion of false cubes(or, false minterms), then the created cube-chain can become a large cube which includes previous cubes. As a result of the cube grouping, the number of minterms can be reduced artificially. Since ESOLP-type MVL functions take the MIN/XOR structure, a XOR circuit and a four-valued MIN/XOR dynamic-CMOS PLA circuit is designed for the realization of the minimized functions, and PSPICE simulation results have been also presented for the validation of the proposed algorithm.

• 전기전자학회논문지
• /
• 제3권2호
• /
• pp.285-294
• /
• 1999

본 논문에서는 다치논리 함수의 GRM(Generalized Reed-Huller)계수 생성 방법에 관하여 제안하였다 일반적인 GRM계수의 생성 방법은 Reed-Muller(RM) 전개식를 이용하여 극수 P=0의 RM계수를 구하고 이를 확장하여 모든 GRM계수를 구하는 방법을 사용한다. 본 논문에서 제안한 알고리즘은 모든 극수의 GRM계수를 구하지 않고 극수의 0의 개수를 순차적으로 비교해가며 GRM계수를 구하는 방식이다.

• 전자공학회논문지C
• /
• 제35C권3호
• /
• pp.69-78
• /
• 1998

This paper presented a method of extracting algorithm for Edge Multiple-Valued Decision Diagrams(EMVDD), a new data structure, from Binary Decision Diagram(BDD) which is resently using in constructing the digital logic systems based on the graph theory. We discussed the function minimization method of the n-variables multiple-valued functions and showed that the algorithm had the regularity with module by which the same blocks were made concerning about the schematic property of the proposed algorithm. We showed the EMVDD of Full Adder by module construction and verified the proposed algorithm by examples. The proposed method has the visible, schematical and regular properties.

• 대한전자공학회논문지
• /
• 제23권3호
• /
• pp.295-308
• /
• 1986

This paper presents a method of constructing multiple-valued logic functions based on Galois field. The proposed algorithm assigns all elements in GF(2**m) to bit codes that are easily converted binary. We have constructed an adder and a multiplier using a multiplexer after bit code operation (addition, multiplication) that is performed among elements on GF(2**m) obtained from the algorithm. In constructing a generalized multiple-valued logic functions, states are first minimized with a state-transition diagram, and then the circuits using PLA widely used in VLSI design for single and multiple input-output are realized.

• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.189-194
• /
• 2017

양자논리회로의 가역성은 정보 가역적 및 에너지 가역적 회로라는 두 가지 가역 조건을 만족할 때 실현될 수 있다. 본 논문은 다치 양자논리 회로에서 원래상태로의 정보가역성 회복에 필요한 연산 사이클을 모델링하였다. 모델링을 위해 유니터리 스위치를 산술 멱승 스위치로 사용하는 함수 임베딩 방법을 사용하였다. 양자논리회로에서 수반게이트 쌍이 대칭이면 유니터리 스위치함수가 균형함수 특성을 보임으로써 원래상태의 정보 가역성 회복에 1 사이클 연산이 소요되었다. 반대로 비대칭 구조이면 상수 함수에 의해 2 사이클 연산이 소요되었다. 본 논문은 ternary M-S 게이트로 hybrid MCT 게이트를 실현할 경우의 비대칭 구조에 따른 2 사이클 복원 문제는 비대칭 구조의 수반게이트들을 대칭구조의 수반게이트로 등가 변환하여 해결할 수 있음을 밝혔다.

• 대한전자공학회논문지TC
• /
• 제49권7호
• /
• pp.32-38
• /
• 2012

다중경로 전파에 의한 수신 신호의 심벌간 간섭을 제거하기 위해, 두 오차 추정 함수를 사용하는 병렬 등화(parallel equalization) 알고리즘을 제안한다. 제안 알고리즘에서는 다치레벨 이차원 신호를 등가 이진 신호로 간주하고, 등화 초기에 효과적인 시그모이드 함수와 정상상태 성능이 우수한 임계 함수를 사용하여 각각 오차를 추정한다. 이때 두 오차 추정의 상대적 정확도에 따라 두 오차를 가중 처리하여 두 필터를 서로 다르게 갱신하도록 하였다. 결과적으로 결합된 두 필터의 출력이 최적한 값이 되도록 하였으며, 두 동작 모드를 완만하게 결합하는 효과로 등화 초기의 빠른 수렴과 정상상태에서의 낮은 오차 레벨을 동시에 달성하였다. 제안 알고리즘의 유용성을 모의실험을 통해 기존 방식과 비교, 검증하였다.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.67-75
• /
• 1999

GF(p)상의 n변수에 대한 p\sup n\ 개의 극수를 갖는 GRM 상수를 구하는 방법을 제시하였다. 일반적인 GRM 상수의 생성방법은 RM (Reed-Muller)전개식을 이용하여 극수(이하 P로 정의) 0의 RM상수를 구하고 이를 확장하여 모든 GRM상수를 구한다. 본 논문에서 제안된 GRM상수의 생성 방법은 2단계로 구성된다. 먼저 단변수에 대하여 최소의 연산자를 갖는 극수를 구하고 다음 극수의 순환성을 이용하여 동일한 변환 과정을 모든 GRM상수 생성과정에 적용한다. 제안된 방법은 극수의 순환성으로 인하여 생성과정이 간단하며 연산자의 개수를 줄일 수 있는 GRM상수 생성방법이다.