• 제목/요약/키워드: 다중 고장모드

검색결과 11건 처리시간 0.029초

고장포용시스템에서의 다중 모듈 하드웨어 여분의 신뢰도 분석 (Analysis on the Reliability of the Multi-Module Hardware Redundancy in the Fault Tolerant System)

  • 홍태화;김학배
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1999년도 추계학술대회 논문집 학회본부 B
    • /
    • pp.791-793
    • /
    • 1999
  • 제어 컴퓨터의 고장으로 인해 인명이나 재산에 치명적 영향을 미치는 safety-critical 실시간 시스템을 제어하고 모니터링하기 위해 디지털 컴퓨터의 사용은 점점 일반화되고 있다. 특히, VLSI 기술의 급격한 발달로 인해 하드웨어가 초소형화 되고 대량생산이 가능해진 현실에서 이러한 제어 컴퓨터의 극대화된 신뢰도 요구를 만족시키기 위해 막중한 하드웨어 여분(hardware redundancy)이 널리 사용되고 있는 실정이다. 본 논문에서는 N개의 다중 모듈(multi-module)로 이루어진 하드웨어 여분의 운영 모드를 분석하고 각 운영 모드에서 고장이 발생할 경우 모드의 전환과 그로 인한 신뢰도의 변화를 계산할 것이다. 그리고 간단한 시뮬레이션을 통해 전환된 여러 모드 중 가장 우수한 신뢰도를 갖는 모드를 평가하게 된다.

  • PDF

다수의 고장모드를 가지는 기계부품의 신뢰성 분석 (Reliability Analysis of Mechanical Component with Multiple Failure Modes)

  • 장무성;최병오;강보식;박종원;이충성
    • 대한기계학회논문집A
    • /
    • 제37권9호
    • /
    • pp.1169-1174
    • /
    • 2013
  • 대부분의 제품은 다수의 고장모드를 가지지만, 일반적으로 신뢰성 분석에서 고장모드 별로 분석하는 경우는 많지 않다. 또는 신뢰성 분석 시 고장모드에 대한 정보를 제공하지 않거나 대표적인 고장모드로 분석하기도 한다. 특히 신뢰성 인증시험에서 가정하고 있는 형상모수는 제품의 형상모수보다는 고장모드에 대한 형상모수 값이 더 중요하다. 본 연구에서는 다수의 고장모드를 가지는 기계부품에 대한 신뢰성 분석방법으로 경쟁 고장모드 분석방법과 혼합 와이블 분석방법을 소개한다. 그리고 3 가지 고장모드를 가지는 공기압 실린더의 사례에 대해 각 고장모드 별로 형상모수를 구하였으며, 3 가지 고장모드를 고려했을 때와 하나의 고장모드로 가정했을 때의 신뢰성 측도($B_{10}$ 수명, 특성 수명)을 비교하였다.

Two-Step 구조의 인공신경망을 이용한 3상 PWM 컨버터의 다중 스위치 개방고장 진단 (Multiple Switches Open-Fault Diagnosis Using ANNs of Two-Step Structure for Three-Phase PWM Converters)

  • 김원재;김상훈
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2020년도 전력전자학술대회
    • /
    • pp.282-283
    • /
    • 2020
  • 3상 컨버터에서 스위치의 개방고장이 발생한 경우 고장 전류에 직류 및 고조파 성분이 발생할 수 있으며, 보호회로에 의한 고장 감지가 어려우므로 주변 기기에 2차 고장이 발생할 수 있다. 단일 및 이중 스위치 개방고장의 경우 21가지 고장 모드가 존재한다. 본 논문에서는 이러한 고장 모드를 진단하기 위해 정지 좌표계 d-q축 전류의 직류 및 고조파 성분을 활용하는 two-step 구조의 ANN(Artificial Neural Network)을 제안한다. 고장 시에 발생된 직류 및 고조파 성분 전류는 ADALINE(Adaptive-Linear Neuron)을 통해 얻는다. 고장 진단의 첫 번째 단계에서는 직류 성분을 기반으로 ANN을 이용하여 고장모드를 6개 영역으로 분류한다. 두 번째 단계에서는 6개의 각 영역에서 직류 성분과 전류의 THD(Total Harmonics Distortion)를 기반으로 ANN을 이용하여 개방고장이 발생한 스위치를 진단한다. 제안된 Two-step 방법으로 고장을 진단하므로써 간단한 구조로 ANN의 설계가 가능하다. 3.7kW급 3상 PWM 컨버터로 실험을 통해 제안된 방법의 효용성을 검증하였다.

  • PDF

공통고장모드를 고려한 대기 이중계 구조의 철도 시스템 신뢰도 분석 (Reliability Analysis of Hot-Standby Sparing System with Common Cause Failures for Railway)

  • 박찬우;채은경;신덕호
    • 한국철도학회논문집
    • /
    • 제20권3호
    • /
    • pp.349-355
    • /
    • 2017
  • 철도시스템의 고장은 운행지연 또는 철도사고의 원인이 될 수 있으며, 철도안전을 확보하기 위하여 높은 신뢰성이 요구된다. 철도시스템은 신뢰도 및 가용도를 높이기 위하여 동일 시스템을 다중으로 구성하여 동작 중인 시스템에 고장이 발생한 경우에 대기 시스템이 정상 동작을 수행하도록 설계한다. 일반적으로 시스템의 신뢰도는 시스템을 구성하는 각 요소의 신뢰도를 사용하여 분석하며, 시스템간의 물리적, 기능적, 프로세스적 독립이 보장되지 않는 다중 시스템의 경우는 다중 시스템에 동시에 고장을 유발하는 공통원인고장을 고려하여야 한다. 본 논문에서는 철도 시스템에서 사용되고 있는 대기 이중계 시스템에 대하여 각 시스템이 독립일 경우와 공통원인고장을 고려한 종속일 경우에 대한 신뢰도를 분석하였다. 신뢰도 분석을 위하여 다중계 구조의 다양성과 시스템 상태 전이별로 모델링이 가능한 마코브 모델을 사용하였으며, 공통고장모드의 분석 유무의 차이점 평가를 통해 시스템 신뢰도평가의 정확도 향상 방안을 제시한다.

3중 비행제어시스템의 다중화 기법 설계 (Redundancy Management Design for Triplex Flight Control System)

  • 박성한;김재용;조인제;황병문
    • 한국항공우주학회지
    • /
    • 제38권2호
    • /
    • pp.169-179
    • /
    • 2010
  • 3중 비행제어시스템이 종래의 4중 비행제어시스템과 유사한 수준의 시스템 신뢰성과 이중 결함시의 안전한 운용성능을 제공하기 위해서는 기존의 고전적인 다중화 설계기법에 많은 변경과 수정이 필요하다. 이에 따라 국내에서 개발된 고등훈련기급의 3중 비행제어시스템 다중화 설계기법은 4중 시스템과 동일한 수준의 생존성을 확보하기 위해서 3중 시스템의 핵심인 비행제어컴퓨터의 입출력 프로세서와 메인 프로세서를 기능적으로 분리시켜 상호 고장에 대한 영향성을 최소화키고, 시스템의 치명적인 결함을 검출하기 위해서 특별한 고장 분석 기법과 격리 알고리즘을 적용하여 비행제어시스템의 안정성과 신뢰도가 보장되도록 설계하였다. 본 논문은 이러한 다중 시스템 구조와 고장관리 설계기법을 소개하고 설계된 3중 비행제어시스템의 손실율 분석을 통해서 기존 신뢰성 요구도가 만족됨을 해석적으로 입증하였으며, 또한 3중 비행제어시스템의 각종 고장모드에 대한 시스템 영향성 및 안정성 시험을 통해서 그 성능을 검증하였다.

칩 및 코아간 연결선의 지연 고장 테스트 (Delay Fault Test for Interconnection on Boards and SoCs)

  • 이현빈;김두영;한주희;박성주
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제34권2호
    • /
    • pp.84-92
    • /
    • 2007
  • 본 논문은, IEEE 1149.1 및 IEEE P1500 기반의 보드 및 SoC의 연결선 지연 고장 테스트를 위한 회로 및 테스트 방법을 제안한다. IDFT 모드 시, 출력 셀의 Update와 입력 셀의 Capture가 한 시스템 클럭 간격 내에 이루어지도록 하는 시스템 클럭 상승 모서리 발생기를 구현한다. 이 회로를 이용함으로써, 단일 시스템 클럭 뿐만 아니라 다중 시스템 클럭을 사용하는 보드 및 SoC의 여러 연결선의 지연고장 테스트를 쉽게 할 수 있다. 기존의 방식에 비해 면적 오버헤드가 적고 경계 셀 및 TAP의 수정이 필요 없으며, 테스트 절차도 간단하다는 장점을 가진다.

다중 시스템 클럭으로 동작하는 보드 및 SoC의 연결선 지연 고장 테스트 (Interconnect Delay Fault Test in Boards and SoCs with Multiple System Clocks)

  • 이현빈;김영훈;박성주;박창원
    • 대한전자공학회논문지SD
    • /
    • 제43권1호
    • /
    • pp.37-44
    • /
    • 2006
  • 본 논문은, IEEE 1149.1 및 IEEE P1500 기반의 보드 및 SoC의 연결선 지연 고장 테스트를 위한 회로 및 테스트 방법을 제안한다. IDFT 모드 시, 출력 셀의 Update와 입력 셀의 Capture가 한 시스템 클럭 간격 내에 이루어지도록 하는 시스템 클럭 상승 모서리 발생기를 구현한다. 이 회로를 이용함으로써, 단일 시스템 클럭 뿐만 아니라 다중 시스템 클럭을 사용하는 보드 및 SoC의 여러 연결선의 지연 고장 테스트를 쉽게 할 수 있다. 기존의 방식에 비해 면적 오버헤드가 적고 경계 셀 및 TAP의 수정이 필요 없으며, 테스트 절차도 간단하다는 장점을 가진다.

PHM 기술을 이용한 고속 EMU의 고장 예측 방법 연구 및 적용 (Research and Application of Fault Prediction Method for High-speed EMU Based on PHM Technology)

  • 왕해도;민병원
    • 사물인터넷융복합논문지
    • /
    • 제8권6호
    • /
    • pp.55-63
    • /
    • 2022
  • 최근 중국에서 중대형 도시철도의 급속한 발전으로 고속철도의 총 운행거리와 총 EMU(Electric Multiple Units) 수가 증가하고 있다. 고속 EMU의 시스템 복잡성은 지속적으로 증가하고 있으며, 이는 장비의 안전성과 유지보수의 효율성에 대한 더 높은 요구사항을 제시한다. 현재 중국의 고속 EMU의 유지보수 모드는 여전히 계획적인 유지보수 및 고장보수에 기반한 사후 유지보수 방식을 채택하고 있어 유지보수가 미흡하거나 과도하게 이루어지며, 장비 고장 처리의 효율성을 떨어뜨리고 유지보수 비용을 증가시킨다. PHM(진단 및 예측관리)의 지능형 운영 및 유지관리 기술을 기반으로 합니다. 본 논문은 고속 EMU의 서로 다른 시나리오의 다중 소스 이기종 데이터를 통합하여 "차량 시스템-통신 시스템-지상 시스템"의 통합 PHM 플랫폼을 구축하고, 장비 고장 메커니즘을 인공지능 알고리즘과 결합하여 고속 EMU의 트랙션 모터에 대한 고장 예측 모델을 구축한다. 고속 EMU의 안전하고 효율적인 작동을 보장하기 위해 고장 예측 및 정확한 유지보수를 사전에 수행해야 한다.

항공탑재 SAR 시스템 운용개념 설계 및 검증 (Operational Concept Design and Verification for Airborne SAR System)

  • 이현익;김세영;전병태;성진봉
    • 한국항공우주학회지
    • /
    • 제41권7호
    • /
    • pp.588-595
    • /
    • 2013
  • 항공탑재 SAR 시스템은 유/무인 항공기에 탑재되어 고해상 영상정보 수집과 지상 이동 표적 탐지의 임무를 담당하는 영상 레이더 시스템으로, 선진국을 중심으로 운용되고 있으며 국내에서도 현재 개발이 진행 중에 있다. 본 논문에서는 항공탑재 SAR 시스템 운용을 위한 운용요구조건 및 운용 요구조건을 만족하기 위한 다중모드 및 실시간 SAR 시스템 운용개념에 대하여 기술한다. 항공 시스템과의 연동개념, 시스템 상태정의 및 천이개념, 임무정의파일 기반 임무수행 개념, 고장진단 및 관리개념, 촬영자료 저장 및 전송 개념에 대해 설명하고, 지상검증시험을 통한 SAR 시스템 운용개념 검증 결과에 대해 기술한다.

일괄검사를 위한 BIST 설계의 FPGA 구현 (A FPGA Implementation of BIST Design for the Batch Testing)

  • 이강현
    • 한국정보처리학회논문지
    • /
    • 제4권7호
    • /
    • pp.1900-1906
    • /
    • 1997
  • 본 논문에서는 FPGA에 회로를 설계할 때, 일괄검사가 가능한 BIST의 효율적인 BILBO(이하 EBILBO)를 설계한다. 제안된 일괄검사 알고리즘은 회로의 복잡도와 규모가 큰 회로에서 하나의 핀(pin)으로 정상속도에서 회로검사가 가능하다. BIST 설계에서, 필요한 검사패턴은 의사 랜덤패턴으로 생성하고, 출력은 다중 입력 쉬프트 레지스터에 의한 병렬 신호분석으로 검사하였다. 제안된 알고리즘은 VHDL로 동작적 기술하므로 검사패턴 생성과 응답분석 및 압축에 대한 모델을 용이하게 변경할 수 있다. FPGA상에 설계된 회로에서, 구현된 BIST의 EBILBO의 면적과 성능은 ISCAS89 벤치마크 회로를 통하여 평가하였다. 600 셀(cell) 이상의 회로에서 EBILBO 면적은 30% 이하로 감소하고, 검사패턴은 500K 정도로 신축성 있게 생성되고, 고장검출률의 범위는 88.3%에서 100%임을 확인하였다. 일괄검사의 BIST를 위한 EBILBO 동작은 정상모드와 병행하여 실시간으로 검사모드를 $s+n+(2^s/2^p-1)$시간 내에 동시에 수행할 수 있다.(CUT의 PI 수;n, 레지스터 수;s, p는 다항식의 차수). 제안된 알고리즘은 VHDL 코딩으로 설계와 검사가 병행될 수 있는 라이브러리로 구축되어 DFT에 광범위하게 응용되어질 수 있다.

  • PDF