• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.781-783
• /
• 2005

ARM 프로세서는 내장형 시스템에서 가장 널리 사용되는 32비트 마이크로 프로세서 중 하나이며, Thumb 명령어 세트는 보다 작은 코드 크기를 위해 제공하는 16비트 확장 명령어 세트이다. Thumb의 약점중의 하나는 줄어든 명령어 길이 때문에 이용할 수 있는 레지스터의 개수가 반으로 줄어든다는 것인데 결과적으로 가용 레지스터의 부족으로 인해 spill 코드가 빈번하게 발생할 수 있다. 우리는 약간의 하드웨어 및 명령어 수정을 통해 뱅크(bank)로 이루어진 레지스터 파일을 제공하고자 한다. 이로 인해 컴파일러는 보다 여유 있는 레지스터를 확보하게 되어 spill 코드가 줄어들게 되므로 보다 작은 크기의 코드를 얻어낼 수 있다. 이 변화된 형태의 레지스터 파일을 운용하기 위한 효율적인 레지스터 할당기법이 요구되며, 제안하는 영역기반 레지스터 할당기법을 통해 이이 최적화된 Thumb 코드 대비 약 $5.1\%$의 코드 크기 감소효과를 볼 수 있었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.280-282
• /
• 2003

많은 산업 분야에서 사용되는 실시간 시스템은 논리적 정확성뿐만 아니라 시간적 정확성을 요구한다. 그래서 실시간 시스템에서 동작하는 작업들은 항상 마감시간을 지키기 위해 작업에 대한 스케줄링이 매우 중요한 요소가 된다. 그리고 시스템의 신뢰도를 높이기 위해서는 고장 감내가 반드시 필요하다. 특히. 현대 기술의 발달로 일부 분야에서 사용되어 지던 실시간 시스템이 실시간 내장형 시스템 형태로 다양한 분야에 사용되어 진다. 내장형 시스템을 개발하는데 있어 자원의 절약 또한 하나의 중요한 요소이다. 따라서 본 논문에서는 실시간 시스템에서의 작업들이 마감 시간을 만족하며 고장 감내를 보장하는 시간 중복 기법과 백업 기법을 혼합하여 주기적으로 동작하는 작업들의 신뢰도와 자원의 효율 및 절약을 높이는 스케줄링 기법을 제안하고 실험한다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.33 no.9
• /
• pp.691-698
• /
• 2006

TCP/IP Offload Engine (TOE) is a technology that processes TCP/IP on a network adapter instead of a host CPU to reduce protocol processing overhead from the host CPU. There have been some approaches to implementing TOE: software TOE based on an embedded processor; hardware TOE based on ASIC implementation; and hybrid TOE in which software and hardware functions are combined. In this paper, we designed software modules and hardware modules for a hybrid TOE on an FPGA that had two processor cores. Software modules are based on the embedded Linux. Hardware modules are for data transmission (TX) and reception (RX). One core controls the TX path and the other controls the RX path of the Linux. This TX/RX path separation mechanism can reduce task switching overheads between processes and overcome poor performance of single embedded processor. Hardware modules deal with creating headers for outgoing packets, processing headers of incoming packets, and fetching or storing data from or to the host memory by DMA. These can make it possible to improve the performance of data transmission and reception. We proved performance of the TOE with separated transmission and reception paths by performing experiments with a TOE network adapter that was equipped with the FPGA having processor cores.

• Proceedings of the IEEK Conference
• /
• 2001.06b
• /
• pp.357-360
• /
• 2001

As SOC design methodology becomes popular, processors, the essential core in embedded system are required to be designed fast and supported to customers with expansive behavior description. This paper presents new methodology to meet such goals with designer configurable instruction set simulator for processors. This paper proposes new language called PML(Processor Modeling Language), which is based on microprogramming scheme and is also successful in most behavior of processors. By using this, we can describe scalar processor very efficiently with by-far faster simulation speed in compared with HDL model.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.355-357
• /
• 2005

본 논문에서는 멀티미디어 데이터 전송시, 오디오와 비디오 데이터를 효율적으로 동기화 시키는 방법에 대해서 설명한다. 본 연구에서는 간단한 구조와 적은 연산량으로 동기화 알고리즘을 구현하여 내장형 시스템을 위한 프로세서에 적합하도록 고정 소수점으로 구현하는 방법을 얻게 되었다. OMAP 1510과 MSM5500으로 이루어진 화상 전화 단말기를 이용하여 실험한 결과 만족스러운 결과를 얻을 수 있었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.520-525
• /
• 2008

SCA(Software Communications Architecture)는 SDR(Software Defined Radio)를 위한 표준 플랫폼으로, 어떤 플랫폼에서도 SCA 표준을 이용하여 구현된 시스템이라면 SCA 규격을 지켜 작성된 소프트웨어 모듈을 실행할 수 있도록 하고 있다. SDR은 기존의 하드웨어로 구현하였던 무선 통신 시스템을 모두 소프트웨어로 구현하고자 하는 기술이지만, 임베디드 시스템의 경우에는 프로세서의 성능이 현저히 떨어지기 때문에 실시간 신호 처리를 보장할 수가 없다는 문제점이 있다. 따라서, 무선통신의 성능을 보장하기 위해서는 범용 프로세서와 함께 DSP나 FPGA와 같은 특화된 하드웨어의 사용이 필요하게 되었다. 이러한 경우에는 웨이브폼 어플리케이션 작성을 위해서 하드웨어와 소프트웨어의 파티셔닝도 고려해야 한다. 본 논문에서는 SCA 플랫폼에서의 웨이브폼 어플리케이션을 빠르게 생성하는 방법을 제안하여 다양한 하드웨어를 사용하는 플랫폼에서의 최종 웨이브폼 어플리케이션을 위한 설계 공간 탐색(Design space exploration)을 도와, 내장형 시스템에서도 효율적으로 실행 가능한 웨이브폼 어플리케이션을 개발할 수 있도록 한다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.1_2
• /
• pp.11-19
• /
• 2001

근래에 들어, 백플레인 버스를 기반으로 하는 멀티프로세서 시스템의 프로세서간 통신에도 TCP/IP와 같은 표준 네트워크 프로토콜을 이용하여 표준 MAC 계층을 구현하는 것이 일반적이다. 본 논문은 이러한 MAC 에뮬레이션 기반 버스 네트워크상에서 내장형 실시간 은용을 지원하기 위한 최악 응답 시간 분석법을 제시한다. 본 논문의 분석법은 구체적으로 MAC 에뮬레이션 방법의 하나인 ANSI BusNet 프로토콜을 대상으로 진행된다. 각 실시간 태스크를 주기, CPU 시간, 종료시한, 메시지 패킷 개수로 모델링하고 스케쥴 가능성, 즉 주어진 종료 시한 내에 작업을 완료할 수 있는지의 여부를 검사하는 수식을 유도한다. 이를 위해 물리적인 버스 특성을 고려한 버스 전송 모델을 제시하고, 버스 중재 방식과 버스 하드웨어의 캐슁 지원 여부에 따른 스케쥴 가능성을 분석한다. 또한 본 논문에서는 실험을 통해 블록 전송이 실시간 통신 성능에 미치는 영향을 살펴본다. 비록 본 논문의 분석법이 BusNet에 기반하여 개발되었지만, BusNet이 대부분의 백플레인 하드웨어가 지원하는 기본적인 기능만을 가정하고 있으므로, 본 논문의 분석법은 다른 종류의 백플레인 네트워크 프로토콜에도 쉽게 적용될 수 있다.

• Aerospace Engineering and Technology
• /
• v.12 no.2
• /
• pp.131-139
• /
• 2013

This paper describes the design and implementation of a small avionics unit based on soft CPU. A small avionics unit is developed with the soft CPU which can be wholly implemented in FPGA using logic synthesis. Design and integration of a modular architecture for versatile, reconfigurable and re-adaptable is presented with the Nios-II processor. To gain modular architecture, both at main board and sub-board level, attention has been paid to the selection of interfaces and an adequate data and power bus.

• The Journal of the Korea Contents Association
• /
• v.12 no.6
• /
• pp.68-77
• /
• 2012

As the system development environment moves from single core to multi core-based platforms, it becomes more important to maintain compatibility between single core-based implementations and multi core-based implementations. Moreover, it is very important to support real-time on multi core platforms especially in cases of embedded software or test equipments which need real-time as well as correctness. Since Windows operating system dopes not support real-time in itself, it has been supporting real-time using expensive third-party solutions such as RTX or INtime. So as to reduce this kind of development expenses, in this paper, we propose RTiK-MP(Real-Time implant Kernel-Multi Processor) which supports real-time on Windows using the Local APIC of x86 architectures, and evaluate the performance of the proposed RTiK-MP after deploying it on portable missile test equipments.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.7
• /
• pp.66-73
• /
• 2002

As floating-point operations become widely used in various applications such as computer graphics and high-definition DSP, the needs for fast division become increased. However, conventional floating-point dividers occupy a large hardware area, and bring bottle-becks to the entire floating-point operations. In this paper, a high-performance and small-area floating-point divider, which is suitable for embedded processors, is designed using he series expansion algorithm. The algorithm is selected to utilize two MAC(Multiply-ACcumulate) units for quadratic convergence to the correct quotient. The two MAC units for SIMD-DSP features are shared and the additional area for the division only is very small. The proposed divider supports all rounding modes defined by IEEE 754 standard, and error estimations are performed for appropriate precision.