• Journal of Internet Computing and Services
• /
• v.7 no.6
• /
• pp.113-121
• /
• 2006

To reduce switch cost, the optimum numbers of tunable wavelength converters (TWCs) and internal wavelengths required for contention resolution of asynchronous and variable length packets like internet traffics, is presented in the optical packet switch (OPS) with the shared fiber delay line (FDL) buffer. To optimize TWCs and internal wavelength related to on OPS design cost, we proposed a scheduling algorithm for the limited TWCs and internal wavelengths. For three TWC alternatives (not shared, partially shared, and fully shared cases), the optimum numbers of TWCs and internal wavelengths to guarantee minimum pocket loss are evaluated to prevent resource waste. Under o given load, TWCs and internal wavelengths could be significantly reduced, guaranteeing the same pocket loss probability as the performance of on OPS with full TWCs and internal wavelengths.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.10a
• /
• pp.412-415
• /
• 2015

This paper presents a MPPT(Maximum Power Point Tracking) control CMOS interface circuit for vibration energy harvesting. The proposed circuit consists of an AC-DC converter, MPPT Controller, DC-DC boost converter and PMU(Power Management Unit). The AC-DC converter rectifies the AC signals from vibration devices(PZT). MPPT controller is employed to harvest the maximum power from the PZT and increase efficiency of overall system. The DC-DC boost converter generates a boosted and regulated output at a predefined level and provides energy to load using PMU. A full-wave rectifier using active diodes is used as the AC-DC converter for high efficiency, and a schottky diode type DC-DC boost converter is used for a simple control circuitry. The proposed circuit has been designed in a 0.35um CMOS process. The chip area is $950um{\times}920um$.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.751-753
• /
• 2004

XML 문서를 변환하는 목적은 하나의 어플리케이션에서 사용되는 XML 문서가 다른 어플리케이션에서 재 사용될 경우, 사용자에게 동일한 정보를 제공하는데 있다. 문서를 변환하기 위해서는 변환 규칙을 정의해야 한다. 변환 규칙을 생성하기 위해서는 엘리먼트의 정보를 분석하여야 하는데 한 가지 방법으로는 엘리먼트의 정보를 분석하기 어렵다. 그러므로 본 논문은 변환 규칙을 생성하기 위한 엘리먼트 분석으로 다수의 방법을 사용할 수 있는 XSLT 편집기를 제안한다. 본 시스템은 XML의 구조적 특성인 엘리먼트의 포함 관계와 플러그인 방식으로 유사 엘리먼트를 분석하여 사용자에게 제공하는 방법을 보인다. XML의 엘리먼트 구조는 엘리먼트가 표현하고 있는 정보간의 구조와 동일한 구조로 포함되어 있다. 또한, 플러그인 방식 포함할 수 있는 모듈로는 문법적 특성을 이용한 방법을 포함하거나. semantic web의 정보를 이용하는 방법을 추가할 수 있다 또한 기존의 XSLT 처리기를 내장하고 있어 XSLT 문서를 변환 XML에 적용하여 피 변환 XML 문서를 생성할 수 있다. 제안하는 시스템은 기존의 사용자가 사용 패턴을 분석하여 엘리먼트를 분석하고 변환 규칙을 기술하는 방법과 달리 유사한 엘리먼트에 대한 정보를 사용자에게 제공하는 장점이 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06c
• /
• pp.48-50
• /
• 2012

정형화되어 있는 데이터를 트리플 형식의 RDF 데이터로 변환하기 위하여 매핑 온톨로지를 제안하며, 이 온톨로지를 이용하여 실제 데이터를 RDF로 변환하는 변환기를 구현하였다. 본 논문에서는 트리플 변환을 위해 수행하는 매핑 작업을 개념화하고, 일반적인 매핑 타입을 정형화하고 제약사항을 설정하여 온톨로지 스키마로 제공한다. 트리플 생성을 위해 사용자가 매핑 내용을 인스턴스로 생성하면, 이를 이용하여 정형화된 데이터를 RDF로 자동 변환하는 변환기를 구현한다. 제안하는 매핑 온톨로지를 이용한 매핑규칙 작업은 온톨로지 편집툴을 활용하여 작업의 편의성을 제공하며 변환 작업의 안내 역할을 할 것이다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.17 no.2
• /
• pp.414-422
• /
• 2013

This paper describes a 10-bit 10-MS/s asynchronous successive approximation register (SAR) analog-to-digital converter (ADC) using a split-capacitor-based differential digital-to-analog converter (DAC). SAR logic and comparator are asynchronously operated to increase the sampling frequency. The time-domain comparator with an offset calibration technique is used to achieve a high resolution. The proposed 10-bit 10-MS/s asynchronous SAR ADC with the area of $140{\times}420{\mu}m^2$ is fabricated using a 0.18-${\mu}m$ CMOS process. Its power consumption is 1.19 mW at 1.8 V supply. The measured SNDR is 49.95 dB for the analog input frequency of 101 kHz. The DNL and INL are +0.57/-0.67 and +1.73/-1.58, respectively.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1064-1065
• /
• 2015

단상 계통 연계형 전력 변환기에서 계통과 연계하기 위해서는 계통의 위상 정보를 정확히 측정하여 전력 변환기의 출력 주파수와 위상이 동일한 상태로 전류가 공급 되도록 해야 한다. 본 논문에서는 단상 d-q 좌표 변환 기법을 통한 위상 동기화 기법을 적용하여 왜곡된 계통전압이 d축 전압에 야기 되는 에러 성분을 최소화 하는 보상 기법을 제안한다. 제안된 기법은 동기 d축 전압을 일정한 주기로 적분하여 에러 성분을 최소화 한 후, PI제어를 통해 d축 전압을 0으로 수렴하게 하는 기법이다. 제안된 기법은 추가적인 하드웨어를 요구하지 않는다. 본 논문의 타당성을 검증하기 위해 3[kW]급 단상 계통 연계형 전력변환기 시작품을 제작하고 실험을 통해 증명하였다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.909_910
• /
• 2009

본 논문에서는 넓은 입/출력 변화를 가지는 비절연형 LLC 공진형 직류-직류 변환기의 제어기 설계 및 동특성에 대해서 설명한다. 먼저, 변환기의 동작 영역을 확인하고 각각의 동작점에서 변환기의 소신호 해석을 한다. 그 후에 소신호 특성을 바탕으로 적절한 보상기 회로를 구성하는 방안을 제시한다. 마지막으로 제시된 보상기 회로의 타당성을 컴퓨터를 통한 가상 실험과 실제적인 측정을 비교하며 확인한다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1037_1038
• /
• 2009

본 논문에서는 디지털 제어방식의 DC-DC컨버터를 이용한 계통연계형 전력변환기를 제안한다. 제안하는 전력변환기는 3상 전류형 능동클램프 DC-DC컨버터와 계통연계형 3상 인버터로 구성되어 있다. 제안하는 전력변환기의 동작을 분석하기 위해 PSCAD/EMTDC를 이용하여 연료전지의 출력 동특성을 나타내는 모델과 제안하는 전력변환기의 모델을 개발하였다. 시뮬레이션모델의 검증이 가능한 하드웨어장치의 기본설계를 실시하였다. 제안하는 전력변환기는 정격출력에서 저전압특성을 갖는 연료전지를 전력계통에 고효율로 연계하는데 유용할 것으로 보인다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1999.05a
• /
• pp.307-312
• /
• 1999

A piezoelectric flextentional sonar transducer has been simulated using a coupled FE-BEM. The dynamics of the sonar transducer is modelled in three dimensions and is analyzed with external electrical excitation conditions. Different results are available such as steady-state displacement modes, underwater directivity patterns. It is shown that the present barrel-stave sonar transducer of the piezoelectric material produces flextentional displacements which could be related with higher output power, lower quality factor and more omnidirectional beam pattern than other types of sonar transducers.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.20 no.1
• /
• pp.27-36
• /
• 1983

The 12-Channe1 TDM/FDM translator is proposed which uses a periodically varying digital filter and the multiplexing weaver modulators. The general 12-Channel TDM/FDM translator using the Weaver modulators requires 24 interpolating FIR(finite impulse response) filters and 24 sinusoidal modulators, however the TDM/FDM translator proposed in this paper consists of one interpolating periodically varying digital filter and 12 sinusoidal modulators. The results obtained in this paper show that the system is simplified and the computation time is reduced. These facts are verified by the computer simulation.