• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.10a
• /
• pp.420-423
• /
• 2015

This paper proposes a method of non-linearity error detection and calibration for binary-weighted charge-driven DACs. In general, the non-linearity errors of DACs often occur due to the mismatch of layout designs or process variation, even when careful layout design methods and process calibration are adopted. Since such errors can substantially degrade the SNDR performance of DAC, it is crucial to accurately measure the errors and calibrate the design mismatches. The proposed method employs 2 identical DAC circuits. The 2 DACs are sweeped, respectively, by using 2 digital input counters with a fixed difference. A comparator identifies any non-linearity errors larger than an acceptable discrepancy. We also propose a calibration method that can fine-tune the DAC's capacitor sizes iteratively until the comparator finds no further errors. Simulations are presented, which show that the proposed method is effective to detect the non-linearity errors and calibrate the capacitor mismatches of a 12-bit DAC design of binary-weighted charge-driven structure.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.20 no.5
• /
• pp.428-434
• /
• 2009

In this paper, we propose an U-slot microstrip antenna with the U-shaped parasitic patches. U-slot and parasitic patches make two resonant frequencies and one additional resonant frequency, respectively, so that the impedance band-width of the antenna is expanded. The size of radiator part is $64{\times}53\;mm^2$ and the entire size of the antenna is $150{\times}150{\times}11.5\;mm^3$. The measured bandwidth is $1.85{\sim}2.40\;GHz$. Thus, our antenna can be used for DCS1900, WCDMA and WiMax services. The radiation characteristic is almost same in the bandwidth, the beam width is about $60^{\circ}$, and the gain is more than 7 dBi.

• Journal of IKEEE
• /
• v.22 no.1
• /
• pp.80-86
• /
• 2018

In this paper, we propose a new PNP bipolar insertion type ESD protection circuit with improved electrical characteristics than the existing ESD protection circuits SCR and LVTSCR. The proposed circuit has 8.59V trigger voltage which is about 9V lower than that of the conventional SCR, and the parasitic PNP has one more operation and high robustness characteristics. For the practical design of the proposed ESD protection circuit, the holding voltage was increased by increasing the base length of the parasitic PNP while increasing the variable L. To verify the electrical characteristics of the proposed device, Synopsys T-CAD simulator was used.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.12
• /
• pp.75-84
• /
• 2001

Due to the high density of integration in current integrated circuit layouts, circuit elements must be designed to minimize the effect of parasitic elements and thereby minimize the factors which can degrade circuit performance. Thus, before making a chip, circuit designers should check whether the extracted netlist is correct, and verify from a simulation whether the circuit performance satisfies the design specifications. In this paper, we propose a new block disassembly technique which can extract the geometric parameters of stacked MOSFETs and the distributed RCs of layout blocks. After applying this to the layout of a folded-cascode CMOS operational amplifier, we verified the connectivity and the effect of the components by simulating the extracted netlist with HSPICE.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.10 no.3
• /
• pp.274-281
• /
• 2005

A new resonant pulse converter for energy harvesting is proposed. The converter transfers energy from a low-voltage AC current to a battery. The low-voltage AC current source is an equivalent of the piezoelectric generator, which converts the mechanical energy to the electric energy. The converter consists of a full-bridge rectifier having four N-type MOSFETs and a boost converter haying N-type MOSFET and P-type MOSFET instead of diode. Switching of MOSFETs utilizes the capability of the $3^{rd}$ regional operation. The operational principles and switching method for the power control of the converter are investigated with the consideration of effects of the parasitic capacitances of MOSFETs. Simulation and experiment are performed to prove the analysis of the converter operation and to show the possibility of the $\mu$W energy harvesting.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.285-285
• /
• 2011

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력의 증가 등이 문제되고 있다. 대표적인 휘발성 메모리인 dynammic random access memory (DRAM)의 경우, 소자의 집적화가 진행됨에 따라 저장되는 정보의 양을 유지하기 위해 캐패시터영역의 복잡한 공정을 요구하게 된다. 하나의 캐패시터와 하나의 트랜지스터로 이루어진 기존의 DRAM과 달리, single transistor (1T) DRAM은 silicon-on-insulator (SOI) 기술을 기반으로 하여, 하나의 트랜지스터로 DRAM 동작을 구현한다. 이러한 구조적인 이점 이외에도, 우수한 전기적 절연 특성과 기생 정전용량 및 소비 전력의 감소 등의 장점을 가지고 있다. 또한 strained-Si 층을 적용한 strained-Silicon-On-Insulator (sSOI) 기술을 이용하여, 전기적 특성 및 메모리 특성의 향상을 기대 할 수 있다. 본 연구에서는 sSOI 기판위에 1T-DRAM을 구현하였으며, impact ionization과 gate induced-drain-leakage (GIDL) 전류에 의한 메모리 구동 방법을 통해 sSOI 1T-DRAM의 메모리 특성을 평가하였다. 그 결과 strain 효과에 의한 전기적 특성의 향상을 확인하였으며, GIDL 전류를 이용한 메모리 구동 방법을 사용했을 경우 낮은 소비 전력과 개선된 메모리 윈도우를 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.130-130
• /
• 2011

최근 반도체 메모리 산업의 발전과 동시에 발생되는 문제들을 극복하기 위한 새로운 기술들이 요구되고 있다. DRAM (dynamic random access memory) 의 경우, 소자의 크기가 수십 나노미터 영역으로 줄어들면서, 단채널 효과에 의한 누설전류와 소비전력의 증가 등이 문제가 되고 있다. 하나의 캐패시터와 하나의 트랜지스터로 구성된 기존의 DRAM은, 소자의 집적화가 진행 되어 가면서 정보저장 능력이 감소하는 것을 개선하기 위해, 복잡한 구조의 캐패시터 영역을 요구한다. 이에 반해 하나의 트랜지스터로 구성되어 있는 1T-DRAM의 경우, 캐패시터 영역이 없는 구조적인 이점과, SOI (silicon-on-insulator) 구조의 기판을 사용함으로써 뛰어난 전기적 절연 특성과 기생 정전용량의 감소, 그리고 기존 CMOS (complementary metal oxide semiconductor) 공정과의 호환성이 장점이다. 또한 새로운 물질 혹은 구조를 적용하여, 개선된 전기적 특성을 통해 1T-DRAM의 메모리 특성을 향상 시킬 수 있다. 본 연구에서는, SOI와 SGOI (silicon-germanium-on-insulator) 및 sSOI (strained-si-on-insulator) 기판을 사용한 MOSFET을 통해, strain 효과에 의한 전기적 특성 및 메모리 특성을 평가 하였다. 그 결과 strained-Si층과 relaxed-SiGe층간의 tensile strain에 의한 캐리어 이동도의 증가를 통해, 개선된 전기적 특성 및 메모리 특성을 확인하였다. 또한 채널층의 결함이 적은 sSOI 기판을 사용한 1T-DRAM에서 가장 뛰어난 특성을 보였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2001.10a
• /
• pp.665-668
• /
• 2001

As reducing the physical size of devices, we can integrate more devices per the unit chip area and make its speed better. We have investigated MOSFET built on an epitaxial layer(EPI) of a heavily-doped ground plane. We compared and analyzed the characteristics of such device structure, i.e., impact ionization, electric field and I-V characteristics curve with lightly-doped drain(LDD) MOSFET. We simulated MOSFET with gate lengths from 0.10 to 0.06${\mu}{\textrm}{m}$ step 0.01${\mu}{\textrm}{m}$ in according to constant voltage scaling theory.

• Journal of IKEEE
• /
• v.23 no.1
• /
• pp.338-341
• /
• 2019

In this paper, we propose a novel ESD device with improved characteristics of LVTSCR, which is a representative ESD protection device, and verify the N-stack technology for design optimized for each required voltage of a specific application. The characteristics of the holding voltage and the trigger voltage, which are the main parameters, are examined and the temperature characteristic, which is an indicator of the tolerance characteristic, is also verified. well region and a parasitic NPN to form a series-connected structure. We used synopsys' T-cad simulation tool for characterization.

• KIPE Magazine
• /
• v.27 no.3
• /
• pp.26-30
• /
• 2022

핸드폰, 노트북 빛 태블릿 PC와 같이 휴대할 수 있는 전자기기의 사용량이 높아질수록 대용량의 배터리를 필요로 하게 된다. 배터리 사양이 높아질수록 대용량의 배터리를 빠르게 충전시키는 어댑터 (Adapter)는 필수 요구 사항이 되었다. 고속 충전을 하기 위해선 높은 전류 공급 능력이 필요하며, 휴대성을 높이기 위해서 사이즈를 최소화하여 설계되어야 한다. 고효율 및 고밀도를 요구하는 시장에 걸맞게, 어댑터 시장 역시 Topology부터 사용 소자까지 많은 발전 중에 있다. 어댑터에 사용되는 대표적인 Topology는 절연에 용이하며 회로구조가 간단한 저비용, 고효율 Flyback Converter 회로가 기본적으로 사용된다. 하지만, 이 구조는 스위칭 주기마다 스위치 양단 전압 및 전류의 중첩에 의한 스위칭 손실이 불가피 하다는 단점이 존재한다. 그 단점을 보완하기 위해 RCD 스너버로 클램핑을 시켜줌과 동시에 변압기의 자화 인덕턴스와 스위치의 기생 커패시터의 공진 현상을 이용하여 스위치 양단 전압 V_DS가 최소화되는 지점에서 다음 스위칭 동작을 수행하는 QR(Quasi-Resonant) Flyback Converter를 사용한 어댑터가 시장에서 주로 보였다. 하지만 QR Flyback Converter 역시 기존 방식보다 유리하지만 이 또한 스위칭 주파수 증가에 따른 한계가 존재한다. 따라서 현재는 영전압 스위칭 (Zero Voltage Switching, ZVS)이 가능한 ACF(Active Clamp Flyback) Converter 회로의 연구 개발이 활발히 진행되고 있다. 이때 스위칭 특성이 우수한 GaN-FET를 적용한 어댑터가 시장에 출시되고 있다. 특히, 이 시장에서는 GaN 소자를 적용한 어댑터를 차세대 전력 반도체 적용이라는 마케팅에도 이용되는 것을 확인할 수 있다.