• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.331-331
• /
• 2012

InGaN/GaN 양자우물 LED소자의 내부양자효과 및 외부양자효과를 높이기 위해 많은 연구자들이 노력을 하고 있다. InGaN/GaN 양자우물 전광소자의 효율을 높이는 방법으로는 무분극 박막성장을 이용한 양자우물의 운반자 파동함수의 분리를 감소시키는 방법, 양자우물 위에 전자 차단층을 성장시키는 방법, 박막의 비발광 결함을 감소시키는 방법, 나노박막 또는 나노 입자를 이용한 표면 플라즈몬 효과를 이용하는 방법 등이 있다[1-3]. 본 연구에서는 은(Ag) 나노입자를 이용하여 InGaN/GaN 양자우물과 p-GaN 덮개층을 패턴에칭한 후, 그 위에 Ag 나노입자를 도포하여 표면 플라즈몬 효과를 이용한 InGaN/GaN 양자우물의 발광효율을 높이고자 하였다. c-면 방향의 사파이어에 유기화학금속증착법(MOCVD)으로 n-형 GaN를 2.0 ${\mu}m$ 성장한 후 그 위에 InGaN/GaN 양자우물 5층을 성장하였다. 또한 전자 차단층으로 AlGaN를 7 nm 증착한 후, p-type GaN를 100 nm 성장하였다. p-type GaN를 패턴하기 위해 포토리소그래피 와 유도결합 플라즈마 에칭공정을 거쳐 선 패턴을 형성하였는데, 이 때 에칭된 p-GaN 깊이는 약 90 nm 이었다. 에칭한 패턴크기가 LED소자의 전기적 및 광학적 특성에 미치는 영향을 알아보기 위해 전류-전압 측정과 photoluminescence 측정을 하였다. 그 후 급속열처리방법을 이용한 Ag 나노입자 형성과 표면플라즈몬이 소자의 발광효율에 미치는 영향에 대해 조사하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.338-338
• /
• 2012

사파이어 ($Al_2O_3$)는 높은 밴드갭 에너지 (~19.5 eV)를 가진 물질로서 우수한 내마모성, 강도, 전기 절연성 및 안정한 화학적 특성을 갖고 발광다이오드 기판, 보석재료 등 각종 산업 및 기술적 분야에서 널리 사용되고 있다. 특히, 플립칩 발광다이오드 구조의 경우 광추출효율을 향상시키기 위해 높은 투과도를 갖는 사파이어 기판이 요구되어 왔으며, 지금까지 건식/습식식각방법을 이용한 사파이어 표면에 마이크로 크기의 심한 거칠기 또는 요철이 형성된 나노크기의 격자구조를 형성시키는 연구가 진행되어 오고 있다. 그 중, 나노 크기의 격자구조는 공기에서 반도체 기판까지 선형적인 유효굴절률 분포를 갖기 때문에 표면에서 생기는 Fresnel 반사 손실을 줄일 수 있다. 이러한 구조를 형성하기 위해서는 식각 마스크가 필요한데, 형성 방법으로 레이저 간섭 리소그래피, 전자빔 리소그래피, 나노임프린트 리소그래피 등이 있으나, 비싼 가격과 복잡한 공정 절차 등의 단점을 지니고 있다. 따라서 본 연구에서는 식각 마스크 패턴을 위해, 보다 저렴하고 간단한 실리카 나노구 및 열적응집 금 나노 입자를 이용하였다. 양면 폴리싱 c-plane 사파이어 기판을 사용하였고, 단일 층의 주기적인 실리카 나노구를 기판 표면에 스핀코팅에 의해 도포한 후 유도결합플라즈마 식각 장비를 이용하여 식각하여 주기적인 패턴을 갖는 렌즈모양의 격자구조를 형성하였다. 그리고 주기적으로 형성된 격자 위에 열 증착기를 이용하여 금 박막을 증착한 후 급속열적어닐닝(rapid thermal annealing)을 이용하여 열처리함으로써 비주기적인 금 나노입자를 형성시켰다. 형성된 금 나노패턴을 이용하여 동일한 조건으로 식각함으로써 광대역 및 전방향성 높은 투과도를 갖는 원뿔 모양의 사파이어 나노구조를 제작하였다. 제작된 샘플의 패턴 및 식각 형상은 전자현미경을 사용하여 관찰하였으며, UV-vis-NIR 분광광도계 (spectrophotometer)를 사용하여 투과율을 측정하였다. 렌즈 모양 표면 위에 원뿔모양의 나노구조를 갖는 사파이어 기판은 일반적인 사파이어 기판보다 향상된 투과율 특성을 보였다.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.619-622
• /
• 2005

본 논문에서는 서로 다른 Si 두께 ($T_{Si}$ = 27, 50 nm) 를 갖는 SOI (Silicon On Insulator) 기판 위에 다양한 두께의 Ni/Co를 순차적으로 증착한 후 Bulk-Si과의 비교를 통해 Silicide의 형성 특성에 대하여 분석하였다. 우선 급속 열처리 (RTP, Rapid Thermal Processing) 를 통하여 Silicide를 형성한 후 측정결과 Si두께에 따라 Silicide의 특성이 달라짐을 확인하였다. 두꺼운 두께의 Si-film을 갖는 SOI 기판을 사용한 경우 증착된 금속의 두께에 따라 Bulk-Si와 비슷한 면저항 특성을 보였으나, 얇은 두께의 Si-film을 갖는 SOI기판을 사용한 경우에는 제한된 Si의 공급으로 인한 Silicide의 비저항 증가로 인하여 증착된 금속의 두께에 따라 면저항이 감소하다가 다시 증가하는 'V' 자형 곡선을 나타내었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.11
• /
• pp.765-770
• /
• 2001

Metal-ferroelectric-insulator- semiconductor(MFTS) devices by using rapid thermal annealed (RTA) LiNbO$_3$/AIN/Si(100) structures were successfully fabricated and demonstrated nonvolatile memory operations. Metal-insulator-semiconductor(MIS) C-V properties with high dielectric AIN thin films showed no hysteresis and good interface properties. The dielectric constant of the AIN film calculated from the capacitance at the accumulation region in the capacitance-voltage(C-V) characteristics was about 8. The C-V characteristics of MFIS capacitor showed a hysteresis loop due to the ferroelectric nature of the LiNbO$_3$ thin films. Typical dielectric constant value of LiNbO$_3$ film of MFIS device was about 23. The memory window width was about 1.2 V at the gate voltage of $\pm$5 V ranges. Typical gate leakage current density of the MFIS structure was the order of 10$^{-9}$ A/$\textrm{cm}^2$ at the range of within $\pm$500 kV/cm. The ferroelectric capacitors showed no polarization degradation up to about 10$^{11}$ switching cycles when subjected to symmetric bipolar voltage pulse(peak-to-peak 8 V, 50 % duty cycle) in the 500 kHz.

• Korean Journal of Materials Research
• /
• v.2 no.1
• /
• pp.35-42
• /
• 1992

Thermal behavior of residue and damaged layer formed by reactive ion etching (RIE) in $CHF_3/C_2F_6$ were investigated using X-ray photoelectron spectroscopy(XPS) and secondary ion mass spec-trometry(SIMS) techniques. Decomposition of polymer residue film begins at $200^{\circ}C$ and above $400^{\circ}C$ carbon compound as graphite mainly forms by in-situ resistive heating. It reveals that thermal decomposition of residue can be completed by rapid thermal anneal treatment above $800^{\circ}C$ under nitrogen atmosphere and out-diffusion of carbon and fluorine of damaged layer is observed.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.7 no.3
• /
• pp.332-337
• /
• 2006

We prepared 100 nm-thick CoNi composite silicide on a 70 nm-thick polysilicon substrate. Composite silicide laye.s were formed by rapid thermal annealing(RTA) at the temperatures of $700^{\circ}C,\;900^{\circ}C,\;1000^{\circ}C$ for 40 seconds. A Focused ion beam (FIB) was used to make nano-patterns with the operation range of 30 kV and $1{\sim}100$ pA. We investigated the change of thickness, line width, and the slope angle of the silicide patterns by FIB. More easily made with the FIB process than with the conventional polycide process. We successfully fabricated sub-100nm etched patterns with FIB condition of 30kv-30pA. Our result implies that we may integrate nano patterns with our newly proposed CoNi composite silicides.

• 한국신재생에너지학회:학술대회논문집
• /
• 2011.05a
• /
• pp.121.1-121.1
• /
• 2011

현재 상용화되고 있는 단결정 실리콘 태양전지는 알루미늄 페이스트를 이용하여 후면의 전 영역에 전계를 형성한다. 최근에는 고효율을 얻기 위하여 후면에 패시베이션 효과와 장파장에 대한 반사도를 증가 시키는 SiNx막을 증착 후, 국부적으로 전계를 형성하는 국부 후면 전극(Local back surface field)기술이 연구되고 있다. 본 연구에서는 전면만 텍스쳐 된 단결정 실리콘 웨이퍼를 이용하였다. Plasma Enhanced Chemical Vapor Deposition(PECVD)를 이용하여 전,후면에 SiNx를 증착 하였고 후면의 국부적인 전극 패턴 형성을 위하여 SiNx 식각용 페이스트를 사용한 스크린 프린팅 기술을 이용하였다. 스크린 프린팅을 이용하여 패턴이 형성된 후면에 알루미늄을 인쇄 한 후 Rapid Thermal Process(RTP)를 이용하여 소성 공정 조건을 변화시켰다. 소성 조건 동안 형성되는 후면 전계층은 peak 온도와 승온속도, 냉각 속도에 따라 형상이나 특성이 변화하기 때문에 소성 조건을 변화시키며 국부적 후면 전계 형성의 최적화에 관한 연구를 수행하였다. 패이스트를 이용하여 SiNx를 식각 후 광학 현미경(Optical Microscopy)을 사용하여 SiNx의 식각 유무를 살펴보았고, RTP로 형성된 국부 전계층의 형성 두께, 주변 부분의 형상을 살피기 위해 도핑 영역을 혼합수용액으로 식각하여 주사 전자 현미경(SEM)을 이용하여 관찰 하였다. 또한 후면의 특성을 살펴보기 위해 분광 광도계(UV/VIS/NIR Spectrophotometer)를 사용하여 후면 SiNx층의 유무에 따른 반사도를 비교, 측정 하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.572-572
• /
• 2013

본 연구에서는 Plasma damage-free 선형 대향 타겟 스퍼터(Linear Facing Target sputtering: LFTS) 시스템을 이용하여 성막시킨 GaN-LED의 투명전극용 Ga-doped ZnO (GZO) 박막의 특성을 연구하였다. LFTS 시스템을 이용한 GZO 성막 공정 중 LED소자의 플라즈마 노출에 의한 데미지를 최소화 하기 위해 일정한 타겟간 거리(Target-to-Target distance: 65 mm)에서 타겟과 기판간 거리(Target-to-Substrate distance)를 50 mm에서 120 mm로 변화시키며 GZO 투명 전극을 성막해 박막의 특성과 소자의 특성을 동시에 분석하였다. LFTS에서 플라즈마는 GZO 타겟 사이에 형성된 일방향의 자장에 의해 효과적으로 구속되기 때문에 기판과 타겟 거리를 최적화 할 경우 플라즈마 데미지를 최소화하며 GaN-LED의 제작이 가능하다. 기판과 타겟 사이의 거리가 120 mm에서 최적화된 200 nm 두께의 GZO 투명 전극은 DC 파워 250 W, 공정 압력 0.3 mTorr, Ar 20 sccm 실험 조건하에서 LED 소자 위해 성막되었으며, 이후 $600^{\circ}C$ 수소 분위기에서 1분간 급속 열처리하였고 면저항(37 Ohm/sq.)과 450 nm 파장에서의 투과도(83%)를 나타냄을 확인할 수 있었다. LED 소자와 타겟 사이의 거리가 50 mm에서 120 mm로 증가할수록 성막공정 중 LED 소자에 미치는 플라즈마 데미지의 감소로 인해 GaN-LED 소자의 turn on voltage가 8.2 V에서 3.4 V로 감소한 것을 확인하였으며, 또한 radiant intensity는 20 mA의 전류를 인가하였을 시 0.02 mW/sr에서 8 mW/sr로 400배 향상되었다. 이러한 소자 특성은 대향 타겟 스퍼터 시스템으로 성장시킨 GZO 투명전극이 LED 소자의 투명 전극 층(Transparent Conductive Layer: TCL)에 적용될 수 있음을 말해준다.

• Electrical & Electronic Materials
• /
• v.9 no.3
• /
• pp.251-258
• /
• 1996

Sol-Gel derived ferroelectric Pb(Z $r_{0.52}$ $Ti_{0.48}$) $O_{3}$ thin films have been fabricated on Pt/Ti/ $SiO_{2}$/Si substrate. Two kinds of fast annealing methods, F-I (six times of intermediate and final annealing) and F-II(one final annealing after six times of intermediate annealing) were used for preparation of multi-coated PZT thin films. As the annealing temperature was increased, high capacitance could be obtained, for instance, 2700.angs.-thick PZT thin film annealed at 680.deg. C had a capacitance value of approximately 20nF at 1kHz. In addition, it is found that the dielectric constant is a function of the perovskite phase fraction. In case of F-I method, PZT thin film had a remanent polarization(Pr) of 8-15.mu.C/c $m^{2}$ and a coercive field( $E_{c}$) of 35-44kV/cm according to annealing temperature, whereas PZT film fabricated by F-II method had as high as 24-25.mu.C/c $m^{2}$ and 48-59kV/cm, respectively. As a result of measuring Curie temperature, PZT thin film had a range of 460-480.deg. C by F-I method and more or less higher range of 525-530.deg. C by F-II method, which implied that different microstructures could cause the different Curie temperature. Through I-V measurement, leakage current of PZT thin film fabricated by F-I and F-II methods was 64nA/c $m^{2}$ and 2.2.mu.A/c $m^{2}$ in the electric field of 100kV/cm, respectively.y.y.y.

• Journal of the Korean Vacuum Society
• /
• v.11 no.4
• /
• pp.230-234
• /
• 2002

Metal-ferroelectric-semiconductor(MFS) capacitors by using rapid thermal annealed $LiNbO_3$/Si structures were successfully fabricated and demonstrated nonvolatile memory operations of the MFS capacitors. The C-V characteristics of MFS capacitors showed a hysteresis loop due to the ferroelectric nature of the $LiNbO_3$thin film. The dielectric constant of the $LiNbO_3$film calculated from the capacitance in the accumulation region in the capacitance-voltage(C-V) curve was about 25. The gate leakage current density of MFS capacitor using a platinum electrode showed the least value of $1{\times}10^{-8}\textrm{A/cm}^2$ order at the electric field of 500 kV/cm. The minimum interface trap density around midgap was estimated to be about $10^{11}/cm^2$.eV. The typical measured remnant polarization(2Pr) value was about 1.2 $\mu\textrm{C/cm}^2$, in an applied electric field of $\pm$ 300 kv/cm. The ferroelectric capacitors showed no polarization degradation up to about $10^{10}$ switching cycles when subjected to symmetric bipolar voltage pulse in the 500 kHz.