• Proceedings of the KSME Conference
• /
• 2008.11a
• /
• pp.1553-1555
• /
• 2008

Super-hydrophobic treated Polyimide film was used as a flexible substrate for developing a new method of metallization. Hydrophilic patterns were fabricated by IN irradiation through shadow mask. Patterned super-hydrophobic substrate was dipped into a bath containing silver nano ink Silver ink was only coated on hydrophilic patterned area. Metal lines of $600{\mu}m$ pitch were fabricated successfully. However, their thickness was too thin to serve as interconnection. To overcome this problem, iterative dipping was conducted. After repeating five times, the thickness of silver metal lines were increased to over than $2{\mu}$. After heat treatment of silver lines, their resistivities were reduced to order of $30{\mu}{\Omega}$-cm the similar level of values reported in other literatures. So, a new method of metallization has high potential for application of RFID antenna and flexible electronics substrates.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.40-40
• /
• 2000

직접 회로의 소자크기가 더욱 미세화에 따라, 기존에 사용하는 금속 배선의 저항과 금속 배선과 층간 유전 물질에 의한 정전용량의 증가로 인한 시간 지연 (RC time delay) 문제가 크게 대두되고 있다. 이 문제를 해결하기 위해 비유전율이 낮은 물질을 층간 유전체로 사용하여 정전용량을 낮추는 것이 필요하다. 기존의 실리콘 산호막 대신에 MSSQ(methylsilsequioxance)를 이용할 때 필요한 건식 식각 공정을 연구하였다. MSSQ 물질을 patterning 하기 위해 습식 공정의 부산물인 폐액 등의 문제점이 발생하지 않을 뿐만 아니라, 소자의 손상이 적고 선택비가 높으며, 식각의 이방성을 향상시킬 수 있는 장점을 갖고 있는 반응 이온 식각기(reactive ion etchin)을 이용하였다. CF4/O2 plasma를 사용하였는데, 가스의 양의 flow rate와 조성비, RF pover(50, 100, 150 W)등의 변화에 따른 식각 특성을 알아보았다. atep, SEM, AFM등을 이용하여 측정·분석하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1994.11a
• /
• pp.165-165
• /
• 1994

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 1999.10a
• /
• pp.45-46
• /
• 1999

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.49-49
• /
• 2007

최근 반도체 소자의 고집적화와 나노 (nano) 크기의 회로 선폭으로 인해 기존에 사용되었던 텅스텐이나 알루미늄 금속배선보다, 낮은 전기저항과 높은 electro-migration resistance가 필요한 Cu 금속배선이 주목받게 되었다. 하지만, Cu CMP 공정 시 높은 압력으로 인하여 low-k 유전체막의 손상과 디싱과 에로젼 현상으로 인한 문제점이 발생하게 되었다. 본 논문에서는, $KNO_3$ 전해액의 농도가 Cu 표면에 미치는 영향을 알아보기 위해 Tafel Curve와 CV (cyclic voltammograms)법을 사용하여 전기화학적 특징을 알아보았고 scanning electron microscopy (SEM), energy dispersive spectroscopy (EDS), X-ray Diffraction (XRD) 분석을 통해 금속표면을 비교 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.260-260
• /
• 2012

최근 IT산업의 급속한 발달로 모바일 제품과 반도체 및 IC 패키지 등의 전자제품의 소형화, 경량화 및 고성능화되어 가고 있다. 따라서 반도체 공정에서 단위소자의 고속화를 구현하기 위한 금속배선공정에 사용되는 금속재료가 최근에 최소 선폭을 갖는 디바이스에서는 구리를 배선 재료로 전환하고, 향후에는 모든 디바이스가 구리를 주요 배선재료로 사용할 것으로 예측되고 있다. 반도체 소자 공정 중 시료 표면 위에 형성되는 오염물은 파티클, 유기오염물, 금속 불순물 그리고 자연 산화막으로 나눌 수 있다. 구리 표면에 생성되는 부식생성물의 종류에는 CuO, $Cu_2O$, $Cu(OH)_2$, $CuCO_3{\cdot}Cu(OH)_2$와 같은 생성물들이 있다. 이러한 부식생성물이 구리박막 표면에 형성이 되면 성장된 구리박막의 특성을 저하시키게 된다. 이러한 다양한 오염물들을 제거하기 위해서 여러 가지 전처리 공정에 대한 연구가 보고되고 있다. 본 연구에서, 스퍼터 방식으로 구리를 증착한 웨이퍼 (Cu/Ti/Si) 를 대기 중에 노출시켜 자연 산화막을 성장시키고, 이 산화막과 대기로부터 흡착된 불순물을 제거하기 위해 계면 활성제인 TS-40A와 $NH_4OH$ 수용액을 사용하여 이들 수용액이 구리 표면층에 미치는 영향에 대해 조사 분석하였다. 사용된 TS-40A는 알칼리 탈지제로서 웨이퍼 표면의 유기물을 제거하는 역할을 하며, $NH_4OH$는 구리를 제거하는 부식액으로 산업현장에서 널리 사용되고 있다. 다양한 표면 전처리 조건에 따른 구리박막 표면의 형상 및 미시적 특성변화를 SEM과 AFM을 이용하여 관찰하였고, 표면의 화학구조 및 성분 변화를 관찰하기 위해 XPS를 측정하였으며, 전기적 특성변화를 관찰하기 위해 4-point prove를 사용하여 박막의 면저항을 측정하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.158-158
• /
• 2010

최근 전자산업의 발전은 형상 면에서 경박 단소화로 급속하게 진행되고 있으며, 전자소자 내부에서의 배선재료로 사용되고 있는 알루미늄(Al) 박막의 두께 역시 얇아지고 있다. 극박막 범위에서 박막의 두께 증가에 따라 전기가 잘 흐르기 시작하는 박막의 최소두께로 정의 되는 유착두께를 실시간으로 측정하는 방법을 구현하고 임의의 금속박막과 기판의 조합에 있어서 각각의 재료에 대한 유착두께를 제공함으로써 향후 미세전자소자의 제작 시 배선 재료의 선택에 대한 기초자료를 축적할 수 있다. 또한 박막의 미세구조 변화 관점에서 연구함으로써 여러 가지 금속박막에 대한 유착두께를 줄일 수 있는 방법을 도출할 수 있다. 본 연구에서는 유리 기판 위에 사진 식각 공정으로 패턴을 형성하고 패턴이 형성된 유리 기판은 스퍼터에 연결된 4 point probe에 구리 도선으로 연결한 후 DC 마그네트론 스퍼터법으로 Al, Cr, ITO, Sn을 증착하면서 실시간으로 시간에 따른 면저항을 측정하며 이 때 스퍼터 내부 진공도는 $4.6{\times}10^{-5}$까지 낮춰준 후 각각의 금속에 맞는 진공도를 설정하였다. 20.0 sccm의 Ar가스를 넣고 100 W파워로 플라즈마를 형성시켜 금속을 증착하면서 4-point probe를 이용하여 실시간으로 면저항을 측정했다. 1초 단위로 면저항을 측정한 결과 평균적으로 Al은 71초, Cr은 151초, ITO는 61초, Sn은 20초에 저항이 급격히 감소함을 알 수 있었다. 또한 저항이 급격히 감소한 시점의 박막 두께를 알기 위해Surface profiler로 박막두께를 측정한 결과 1초당 Al은 $4\;{\AA}$, Cr은 $1.7\;{\AA}$, ITO는 $2.7\;{\AA}$, Sn은 $6.7\;{\AA}$ 이었다. 실험적으로 R은 면저항, T는 증착 시간이라 할 때 Y축을 $R{\times}T^3$으로 하고 X축을 T로 설정하고 그래프로 나타내면 Y축 값이 최소값을 갖는 시점이 유착두께임을 확인하였다. 본 연구는 실시간 면저항 측정을 통한 금속박막의 전기전도 특성과 미세구조에 대한 기초자료를 제공함으로써 신기술 발전에 공헌할 것이다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.550-550
• /
• 2007

Inkjet printed silver films were fabricated using nano particles with the size of ~ 20 nm. We can obtain very good conducting silver films with the resistivity of $7.3\;{\mu}{\Omega}{\cdot}cm$ even though they were sintered at the very low temperature of $200^{\circ}C$. The electrical and mechanical properties of inkjet printed silver lines were measured with the sintering time and analyzed with the micro-structural development. The measured resistivity of inkjet printed Ag films were $57.4\;{\sim}\;7.3\;{\mu}{\Omega}{\cdot}cm$. And their hardness and Young's modulus were 0.98 ~ 1.72 GPa and 32 ~ 71 GPa, respectively.

• Journal of the Microelectronics and Packaging Society
• /
• v.26 no.2
• /
• pp.31-43
• /
• 2019

In this study, polymer elastic bumps were fabricated for the flexible electronic package flip chip bonding and the viscoelastic and viscoplastic behavior of the polymer elastic bumps according to the temperature and load were analyzed using FEM and experiments. The polymer elastic bump is easy to deform by the bonding load, and it is confirmed that the bump height flatness problem is easily compensated and the stress concentration on thin chip is reduced remarkably. We also develop a spiral cap type and spoke cap type polymer elastic bump of $200{\mu}m$ diameter to complement Au metal cap crack phenomenon caused by excessive deformation of polymer elastic bump. The proposed polymer elastic bumps could reduce stress of metal wiring during bump deformation compared to metal cap bump, which is completely covered with metal wiring because the metal wiring on these bumps is partially patterned and easily deformable pattern. The spoke cap bump shows the lowest stress concentration in the metal wiring while maintaining the low contact resistance because the contact area between bump and pad was wider than that of the spiral cap bump.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.106-106
• /
• 2003

반도체 소자의 고집적화에 따라 채널길이와 배선선 폭은 점차 줄어들고, 이에 따라 단채널효과, 소스/드레인에서의 기생저항 증가 및 게이트에서의 RC 시간지연 증가 등의 문제가 야기되었다. 이를 해결하기 위하여 자기정렬 실리사이드화(SADS) 공정을 통해 TiSi2, CoSi2 같은 금속 실리사이드를 접촉 및 게이트 전극으로 사용하려는 노력이 진행되고 있다. 그런데 TiSi2는 면저항의 선폭의존성 때문에, 그리고 CoSi2는 실리사이드 형성시 과도한 Si소모로 인해 차세대 MOSFET소자에 적용하기에는 한계가 있다. 반면, NiSi는 이러한 문제점을 나타내지 않고 저온 공정이 가능한 재료이다. 그러나, NiSi는 실리사이드 형성시 NiSi/Si 계면의 산화와 거침성(roughness) 때문에 높은 누설 전류와 면저항값, 그리고 열적 불안정성을 나타낸다. 한편, 초고집적 소자의 배선재료로는 비저항이 낮고 electro- 및 stress-migration에 대한 저항성이 높은 Cu가 사용될 전망이다. 그러나, Cu는 Si, SiO2, 실리사이드로 확산·반응하여 소자의 열적, 전기적, 기계적 특성을 저하시킨다. 따라서 Cu를 배선재료로 사용하기 위해서는 확산방지막이 필요하며, 확산방지재료로는 Ti, TiN, Ta, TaN 등이 많이 연구되고 있다.