• 제목/요약/키워드: 구리 전기도금

검색결과 134건 처리시간 0.03초

스퍼터링 및 전기 도금으로 제조된 구리 박막에서의 표면 결함에 미치는 결정립계의 영향 (Grain Boundary Characteristics and Stress-induced Damage Morphologies in Sputtered and Electroplated Copper Films)

  • 박현;황수정;주영창
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2003년도 춘계학술발표회 초록집
    • /
    • pp.4-4
    • /
    • 2003
  • Various Cu films were fabricated using sputtering and electroplating with and without additive, and their surface damages after annealing were investigated. After annealing at 43SoC, the difference between damage morphologies of the films was observed. In some films stress-induced grooves along the grain boundaries were observed, while in the others voids at the grain boundary triple junctions were observed. It was also observed that the stress-induced groove was formed along the high energy grain boundaries. It was found out that the difference of the morphologies of surface damages in Cu films depends on not process type but grain boundary characteristics. To explain the morphological difference of surface damages, a simple parameter considering the contributions of grain structures and grain boundary characteristics to surface and grain boundary diffusions is suggested. The effective grain boundary area, which is a function of grain size, film thickness and the fraction of high energy grain boundaries, played a key role in the morphological difference.

  • PDF

부품 내장형 고집적 패키징 및 Drop 신뢰성에 관한 연구 (The Study on embedded components high integrated packaging and drop reliability)

  • 정연경;박세훈;하상옥;전병섭;차정민;박종철;강남기;정승부
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2010년도 하계학술대회 논문집
    • /
    • pp.315-315
    • /
    • 2010
  • 휴대용 전자 기기는 얇고 가벼우면서 빠른 대용량을 처리하는 속도와 다기능이 필요한 추세로 가고 있다. 기기 크기가 작아짐에 따라서 내장 되는 칩 또한 소형화, 고집적화, 고성능화가 요구되므로 이에 상응하는 발전된 패키징 기술이 필요하게 되었고, 이에 대응하기위해서 embedded components device 패키징 기술이 필요로 하게 되었다. 본 연구에서는 $21{\Omega}$ 의 저항 값을 갖는 1005 수동 소자를 prepreg를 이용하여 PCB기판에 내장 한 후 micro via를 이용하여 무전해 구리 도금으로 전기적인 연결을 하여 기판을 제작하였다. 제작되어진 기판으로 Reflow, Aging 테스트 후 칩과 계면간의 금속화합물 반응을 관찰하였다. 또한 Reflow외 시효처리를 끝마친 기판을 사용하여 drop test를 실시한 후 fail 발생 시 저항 값의 변화와 접합부의 미세조직을 관찰하였다.

  • PDF

중대사고시 금속용융물층의 냉각 조건과 높이가 열속 집중 현상에 미치는 영향 (Focusing effect of a Metallic Layer according to the Cooling Condition and Height in a Severe Accident)

  • 문제영;정범진
    • 에너지공학
    • /
    • 제24권1호
    • /
    • pp.78-87
    • /
    • 2015
  • 중대사고시 금속용융물층의 열속 집중 현상(Focusig effect)에 대해 상부와 측면벽의 냉각 조건과 높이를 변화시키면서 실험과 수치해석을 수행하였다. 상사성(Analogy) 원리를 이용해 열전달 실험 대신 물질전달 실험을 수행하였으며 황산-황산구리 수용액의 전기도금계를 물질전달계로 채택하였다. $Ra_H$$8.49{\times}10^7{\sim}5.43{\times}10^9$ 범위에서 상부와 측면벽의 냉각 조건을 세 가지로, 높이를 네 가지로 변화시키면서 열전달을 측정하였다. 상부만 냉각인 경우의 실험결과를 동일한 조건인 Rayleigh-Benard 자연대류 상관식과 비교한 바 Dropkin과 Somerscales, Globe와 Dropkin의 상관식과 매우 일치하였다. 측면벽만 냉각인 경우, 상부와 측면벽 모두 냉각인 경우, 상부만 냉각인 경우 순으로 열전달이 감소하였고, 냉각 조건을 고정한 상태에서 높이를 감소시킬수록 측면 열전달이 향상되었다.

레이저 직접묘화법을 이용한 미세패턴 전도성 향상에 관한 연구 (Improvement of Conductive Micro-pattern Fabrication using a LIFT Process)

  • 이봉구
    • 한국산학기술학회논문지
    • /
    • 제18권5호
    • /
    • pp.475-480
    • /
    • 2017
  • 본 논문에서는 레이저 유도증착 공정을 사용하여 절연기판위에 미세패턴의 전도성 향상시켰다. 기존의 레이저 유도증착의 공정에서 발생하는 높은 레이저빔 에너지로 인하여, 미세패턴의 낮은 증착밀도, 산화와 같은 문제점이 있다. 이러한 문제점을 폴리머 코팅층을 사용하여 증착정밀도와 전도성 향상하였다. 실리콘 웨이퍼 위에 미세패턴 증착을 위해서 크롬, 구리를 사용하였다. 본 연구에서는 다중펄스 방식의 레이저 빔을 금속박막에 조사하여 절연기판(insulating substrate: $SiO_2$) 위에 시드 층을 형성하고, 형성된 시드 층위에 무전해 도금을 적용하여 미세패턴 및 구조물을 제작하는 복합공정기술을 개발하였다. 레이저빔의 다중 스캔방식으로 조사함으로서 레이저빔의 에너지가 증착 층의 증착밀도와 표면품위를 향상시키고, 미세전극 패턴으로 사용가능한 전기 전도성을 갖게 되었음 알 수 있었다. 레이저 직접묘화법과 무전해 도금을 적용한 복합공정을 이용하여 미세전극을 증착 한 후 비저항을 측정한 결과 도금 전 저항이 $6.4{\Omega}$, 도금 후의 저항이 $2.6{\Omega}$으로 미세전극 패턴의 표면조직이 균일하고 증착되었다. 표면조직이 균일하고 치밀하게 증착되었기 때문에 전기 전도도가 약 3배정도 향상되었다.

이종 유전율의 다층 유기물 기판을 이용한 diplexer 구현 (Implementation of Diplexer using Heterogeneous Dielectric Multilayer Organic Substrate)

  • 이재용;문병무;박세훈;유찬세;이우성;김준철;강남기;박종철
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
    • /
    • pp.36-36
    • /
    • 2007
  • 본 논문에서는 SoP-L(System on Package-Laminates) 기술을 이용하여 이종의 유전율을 가진 유기물 적층 기반의 수동소자를 이용한 GSM/DCS 대역 분리용 diplexer를 설계, 제작하였고 그 특성을 고찰하였다. SoP-L 기술은 LTCC기술과 같은 타 SoP 기술과 비교해서 이종의 물질을 접합하는데 용이하고 공정비용이 저렴하다. 이러한 장점을 이용하여 캐때시터는 유전율 40의 고유전율 재료를 사이에 두고 구성하였고, 인덕터 부문에는 유전율 4률 적용, 정방혈 스파이럴 구조로 두 개 층으로 구성하여 소형화를 이룰 수 있었다. 제작 시에 구리와 유기물을 적층, patterning 하였고, 수직 via hole 을 형성하고 구리의 무전해, 전해 도금 과정을 거쳐 각 소자를 연결하였다. 이러한 과정을 거쳐 제작된 diplexer의 GSM 저역 통과 필터는 0.52 dB이하의 삽입손실과 20 dB 이상의 반사손실을 가지고 DCS 통과 대역 부근에 notch 가 존재하도록 설계함으로써 DCS 통과 대역에서 17 dB 이상의 저지특성을 나타내었다. DCS 고역 통과 필터는 1.2 dB 이하의 삽입손실과 16 dB 이상의 반사손실을 가지며 GSM 통과 대역 부근에 notch를 가지도록 설계하여 GSM 통과대역에서 32 dB 이상의 저지특성을 나타내었다.

  • PDF

전해전착시 상감 구리 배선의 충전에 미치는 레벨러의 효과 (Effects of Leveler on the Trench Filling during Damascene Copper Plating)

  • 이유용;박영준;이재봉;조병원
    • 전기화학회지
    • /
    • 제5권3호
    • /
    • pp.153-158
    • /
    • 2002
  • 전해전착법을 이용한 상감(damascene)구리 배선 충전시 레벨러 효과에 대해 연구하였다. 레벨러를 첨가한 도금액과 첨가하지 않은 도금액을 제조하여 선 폭이 $0.37{\mu}m,\;0.18{\mu}m$인 선형 트렌치를 충전한 후 field emission scanning electron microscope(FE-SEM)로 트렌치 단면을 관찰하였다. 레벨러로 Janus Green B를 사용하였으며, 억제제로서 polyethylene glycol(PEG), 촉진제로서 3-mercapto-1-propansulfonic acid를 사용하였다 레벨러를 첨가하지 않은 경우 $0.37{\mu}m$(종횡비 2.7:1) 트렌치를 공극 없이 충전할 수 있었으나 $0.18{\mu}m$(종횡비 5.25:1) 트렌치에서는 공극(void)이 형성되었다. 레벨러를 첨가한 경우에는 $0.18{\mu}m$ 트렌치를 공극 없이 충전할 수 있었다. 레벨러를 첨가하지 않은 경우 트렌치 모서리에서의 전착속도를 충분하게 억제하지 못하고 거칠게 전착되어 미세한 트렌치 충전시 공극을 형성한 반면, 레벨러를 첨가한 경우는 트렌치 상부모서리에서의 전착속도를 억제하고 균일한 전착을 유도하여 미세한 트렌치를 공극 없이 채울 수 있었다.

초전도 박막선재의 확산 접합 및 특성 (Diffusion Bonding and Property of Superconducting Coated Conductor)

  • 하홍수;김호섭;고락길;유권국;양주생;김호겸;정승욱;이정훈;이남진;김태형;송규정;하동우;오상수;염도준;박찬;유상임;문승현;주진호
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
    • /
    • pp.299-299
    • /
    • 2008
  • 초전도 응용기기 개발을 위해 필수적인 초전도 박막선재는 길이방향으로 임계전류밀도가 균일한 것이 요구되고 있다. 전체 길이에 대해 가장 임계전류 밀도가 낮은 지점에서 선재의 특성이 제한되기 때문이다. 한편 초전도 박막선재의 경우 높은 임계전류 밀도와 함께 과전류 등의 사고발생시를 고려하여 안정화재를 반드시 초전도층 위에 구성하여야 한다. 고가의 은(Ag)을 두껍게 증착할 수 없으므로 보통은 구리도금 또는 솔더링으로 안정화재를 덧댄다. 본 연구에서는 초전도 박막선재의 대전류화와 길이방향의 전류 균일성 향상, 안정화 특성 항상 등의 목적으로 초전도 박막선재간 확산 접합을 시도하였다. 초전도 박막선재 제조 후 안정화재인 은을 증착 후 따로 구리도금이나 솔더링 없이 선재 2가닥을 서로 포개어서 열처리를 하였다. 이때 선재간의 충분한 확산접합을 위하여 선재를 둥근 SUS 디스크에 감고 외부에 다시 SUS판재로 감아서 열처리 도중 압력을 가하였다. 아울러 포개는 방법도 초전도층의 위치에 따라 3 가지로 하였으며 열처리 후 임계전류를 측정하였다. 각 선재한 가닥에 대한 임계전류는 77K에서 50~60 A 정도의 임계전류를 나타내었으며 선재를 접합한 경우 90~120A의 특성을 나타내었으며 특히 초전도층이 설마주보는 형태에서 가장 높은 임계전류 특성을 나타내었다.

  • PDF

Cu-Cr합금 박막의 구리 전기도금을 위한 전처리 및 에칭 특성에 관한 연구 (Pretreatment for Cu electroplating and Etching Property of Cu-Cr Film)

  • 김남석;강탁;윤일표;박용수
    • 한국표면공학회지
    • /
    • 제26권3호
    • /
    • pp.149-157
    • /
    • 1993
  • In the study of TAB(Tape Automated Bonding)technologies, Cu-Cr sputtered seed layer has been used to improve the adhesion between Polyimide and Cu film and electrical properties. But the Cu electrodeposit on Cu-Cr film had poor adhesion or powder-like form due to the surface Cr oxides on the Cu-Cr film. By means of activating the Cu-Cr film with the oxalic acid and phosphoric acid, the Cu film with the improved adhesion could be coated on the Cu-Cr sputtered film in CuSO4 solution. The etching rate was compared with increasing the Cr content of the sputtered Cu-Cr film, and anodic polarization curve in FeCl3 solution was investigated. With increasing the Cr content, the etching rate was reduced. The clean etching cross section could be obtained with increasing the concentration of FeCl3 solution. But above the 13 w/o Cr content, Cu-Cr sputtered film could not bed etched cleanly only with FeCl3 solution and additives were needed.

  • PDF

전류인가 방법이 3D-SiP용 Through Via Hole의 Filling에 미치는 영향 (The Effects of Current Types on Through Via Hole Filling for 3D-SiP Application)

  • 장근호;이재호
    • 마이크로전자및패키징학회지
    • /
    • 제13권4호
    • /
    • pp.45-50
    • /
    • 2006
  • 3D package의 SiP에서 구리의 via filling은 매우 중요한 사항으로 package밀도가 높아짐에 따라 via의 크기가 줄어들며 전기도금법을 이용한 via filling이 연구되어왔다. Via filling시 via 내부에 결함이 발생하기 쉬운데 전해액 내에 억제제, 가속제등 첨가제를 첨가하고 펄스-역펄스(PRC)의 전류파형을 인가하여 결함이 없는 via의 filling이 가능하다. 본 연구에서는 건식 식각 방법 중 하나인 DRIE법을 이용하여 깊이 $100{\sim}190\;{\mu}m$, 직경이 각각 $50{\mu}m,\;20{\mu}m$인 2가지 형태의 via을 형성하였다. DRIE로 via가 형성된 Si wafer위에 IMP System으로 Cu의 Si으로 확산을 막기 위한 Ta층과 전해도금의 씨앗층인 Cu층을 형성하였다. Via시편은 직류, 펄스-역펄스의 전류 파형과 억제제, 가속제, 억제제의 첨가제를 모두 사용하여 filling을 시도하였고, 공정 후 via의 단면을 경면 가공하여 SEM으로 관찰하였다.

  • PDF

구리 전기 도금에 Thiourea가 미치는 효과 (Effect of Thiourea on the Copper Electrodeposition)

  • 이주열;임성봉;황양진;이규환
    • 한국표면공학회지
    • /
    • 제43권6호
    • /
    • pp.289-296
    • /
    • 2010
  • The effect of organic additives, thiourea (TU), on the copper electroplated layer of large rectangular size was investigated through physical and various electrochemical techniques. It was found that TU had strong adsorption characteristics on the Ni substrate and affected the initial electroplating process by inducing surface reaction instead of mass transfer in the bulk solution. TU additives had its critical micelle concentration at 200 ppm in copper sulphate solution and showed abrupt change in morphological and electrochemical impedance spectroscopic results around this concentration, which could be related with the destruction of adsorption structure of TU-Cu(I) complex formed at the Ni substrate surface. By conducting a commercial electroplating simulation, when TU additives was included at cmc in the plating solution, it acted as a depolarizer for copper electrodeposition and was effective to reduce the unevenness of copper deposits between centre and edge region at high current densities of 10 ASD.