• Proceedings of the KIPE Conference
• /
• 2011.07a
• /
• pp.382-383
• /
• 2011

본 논문에서는 출력 LED 전류의 120Hz 저주파 리플 저감을 위한 새로운 방식의 역률개선 LED 구동 회로를 제안한다. 제안된 회로는 역률개선용 플라이백 컨버터의 출력이 LED 구동을 위한 부스트 컨버터의 입력이 되는 구조로 높은 역률 보상과 출력 LED 전류의 120Hz 리플 저감이 가능하고, 기존에 비해 저 내압 및 저 용량의 부피가 작은 링크 캐패시터를 사용 할 수 있는 장점이 있다. 또한 제안 회로는 전력평형 만족을 위해 하나의 PWM IC 만으로 플라이백 컨버터와 부스트 컨버터를 각각 DCM 및 BCM모드로 제어하여 스위치 및 다이오드의 전류 스트레스 저감이 가능한 장점이 있다. 최종적으로 시작품을 제작하여 고찰된 실험결과를 제시하여, 제안 회로의 우수성과 이론적 분석의 타당성을 검증한다.

• Proceedings of the KIPE Conference
• /
• 2010.07a
• /
• pp.424-425
• /
• 2010

가시광 무선통신 시스템은 LED 전류를 데이터 신호에 따라 제어하여, 기존의 LED 조명장치를 통신 수단으로 사용 가능하기 때문에 차세대 통신 수단으로 주목 받고 있다. 본 논문에서는 이러한 가시광 무선통신 시스템을 위한 전류원 구동 LED 드라이버를 제안한다. 제안된 LED 드라이버는 컨버터의 전류원을 이용하고 LED와 병렬 연결된 스위치 소자를 스위칭 구동방식으로 제어함으로써, 기존의 선형 구동방식보다 전력손실 및 발열을 크게 개선하여 대용량의 LED 조명장치에 적용할 수 있는 장점이 있다. 제안 회로의 가시광 무선통신 시스템 구현을 통해 제안된 LED 드라이버의 우수성 및 이론적 해석의 타당성을 검증한다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.162-163
• /
• 2007

본 논문에서는 600V/200A 또는 1200V/150A와 같은 고 전력 절연 게이트 소자를 구동 및 보호하기 위한 파워 IC에 대한 연구에 대해서 살펴보았다. 고 전력 소자의 구동을 위해서 최대 Sourcing 전류 4A, 최대 Sinking 전류 8A로 설계하였으며, 과전류 보호회로로는 전력소자의 Desaturation을 검출하는 방식을 사용하였다. 또한 과전류 보호시 발생할 수 있는 과전압을 억제하기 위해서 Soft turn-off 기능을 추가하였다. 동부하이텍의 고전압 BCDMOS 공정인 0.35um BDA350 공정과 PDK를 사용하여 설계 및 제작하였다.

• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.439-440
• /
• 2012

최근 LED의 빠른 성장과 새로운 개발이 이루어지면서 이를 이용한 응용제품의 개발과 기존 조명을 대체하려는 연구가 활발히 진행 되고 있다. 기존의 LED PCB Ass'y와 구동드라이브는 분리형으로 Size및 소자의 개수가 많아 cost및 신뢰성 부분에 제약이 따른다. 이에 대한 보완점을 찾기 위하여 본 연구에서는 새로운 LED 구동 드라이브를 제안하였다. 회로의 부하를 LED Module로 구성하여 피크 전류를 완화하여 LED 동작 및 전류제어가 가능 하고, 부하에 저항만 있을 때의 전압, 전류의 출력파형이 플리커 현상을 보이는 부분이 사인파로 조정된 모습을 확인 할 수 있다. 본 연구 에서는 기존 LED 드라이브의 많은 제약적인 부분을 보완하기 위해 출력되는 전압, 전류의 파형이 부하에 따라 변화하는 모습을 시뮬레이션을 통해 검증하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.8
• /
• pp.1-5
• /
• 2009

A new pixel circuit for Active Matrix Organic Light Emitting Diodes (AMOLEDs), based on the polycrystalline silicon thin film transistors (Poly-Si TFTs), was proposed and verified by SMART SPICE simulation. One driving and six switching TFTs and one storage capacitor were used to improve display image uniformity without any additional control signal line. The proposed pixel circuit compensates an inevitable threshold voltage variation of Poly-Si TFTs and also compensates the degradation of OLED at low power supply voltage($V_{DD}$). The simulation results show that the proposed pixel circuit successfully compensates the variation of OLED driving current within 0.8% compared with 20% of the conventional pixel circuit.

• Proceedings of the KIEE Conference
• /
• 2001.07b
• /
• pp.1151-1153
• /
• 2001

제안된 센서리스 구동 알고리즘에서는 역기전력이 구동전원인 한 상의 등가회로로부터 전류성분을 구하고 이때 전류성분이 갖게 되는 위상지연은 회로 시정수를 고려하여 보상해줌으로써 간접적으로 위상지연이 없는 회전자 위치정보를 구하는 방법을 적용하였다. 그리고 실험을 통해서 그 타당성을 제시하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.3
• /
• pp.96-102
• /
• 2009

This paper deals with gate drive and power IC for high power devices(600V/200A and 1200V/150A). The proposed gate driver provides high gate driving capability (4 A source, 8 A sink), and over-current protected by means of power transistor desaturation detection. In addition, soft-shutdown function is added to reduce voltage overshoots due to parasitic inductance. This gate drive If is designed, fabricated, and tested using the Dongbu hitek 0.35um BCDMOS process.

• Proceedings of the KIPE Conference
• /
• 2007.07a
• /
• pp.356-358
• /
• 2007

최근 개발된 평판 타입 면광원의 경우, 전면방전을 위해서는 방전수축이 아닌 글로우 방전을 이용하게 된다. 본 논문은 면광원 피드백 구동 시스템에 관한 것으로서, 구체적으로는 면광원의 동작시간이 길어짐에 따라 방전수축 상태로 천이하거나 방전수축 상태에서 점등하는 것을 방지하고 안정적으로 동작하도록 하는 피드백 구동 시스템에 관한 것이다. 면광원에 흐르는 전류의 값을 측정하여 면광원 구동 회로를 피드백 제어하는 시스템을 구성함으로써, 면광원 램프에 흐르는 전류의 값을 목적하는 범위 이내에 유지할 수 있어 방전수축상태로 천이하지 않는 안정적인 면광원 구동회로를 구성한다. 실험을 통하여 제안된 방식의 타당성을 검증 하였다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.120-121
• /
• 2014

장거리 이송이 가능한 선형동기 전동기 구조를 제안하고, 수학적 모델링을 하였으며, PI제어기를 포함하는 제어알고리즘을 제안하여, 실험으로 그 결과를 확인하였다. 추진제어기의 출력은 Park's, Clake's Transformation을 이용하여 코일을 구동하는 전류 명령을 발생시켰으며 개별 코일을 독립적으로 구동하는 아날로그 전류제어기를 OP-Amp로 구현하였다. 실험결과는 속도 오차는 4 ~ 10% 이하의 결과를 얻었다.