• Journal of the Korean Society for Precision Engineering
• /
• v.13 no.11
• /
• pp.46-56
• /
• 1996

Planarization technique is rapidly recognized as a critical step in chip fabrication due to the increase in wiring density and the trend towards a three dimensional structure. Global planarity requires the preferential removal of the projecting features. Also, the several materials i.e. Si semiconductor, oxide dielectric and sluminum interconnect on the chip, should be removed simultaneously in order to produce a planar surface. This research has investihgated the development of the chemical mechanical polishing(CMP) machine with uniform pressure and velocity mechanism, and the pad insensitive to pattern topography named hard grooved(HG) pad for global planarization. Finally, a successful result of uniformity less than 5% standard deviation in residual oxide film and planarity less than 15nm in residual step height of 4 inch device wafer, is achieved.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.539-539
• /
• 2008

본 논문에서는 투명전도박막의 균일한 표면특성을 확보하기 위해 광역평탄화 공정을 적용하여 투명전도 박막의 표면 거칠기를 연구하였으며 슬러리의 종류에 따른 박막의 연마특성을 연구하였다. 본 실험에서 사용된 ITO 박막은 RF Sputtering에 의해 제작되었고 하부 기판은 석영 Glass가 사용되었다. 광역평탄화를 위한 CMP 공정은 고분자 물질계열의 패드위에 슬러리입자를 공급하고 웨이퍼 캐리어에 하중을 가하며 웨이퍼의 표면을 연마하는 방법으로 가공물을 탄성패드에 누르면서 상대 운동시켜 가공물과 친화력이 우수한 부식액으로 화학적 제거를 함과 동시에 초미립자로 기계적 제거를 하는 것이다. ITO 박막의 평탄화를 위한 공정조건은 Polisher pressure 300 g/$cm^2$, 슬러리 유속 80 ml/min, 플레이튼속도 60 rpm으로 하였다. 위의 조건에 따라 공정을 진행 후 연마특성을 측정하였으며 이때 사용된 슬러리는 산화막에 사용되는 실리카슬러리와 금속연마용 슬러리인 EPL을 사용하였다. 연마율은 실리카 슬러리가 EPL슬러리에 비해 높음을 확인 하였다. CMP 공정에 의해 평탄화를 수행 할 경우 실리카슬러리와 EPL슬러리 모두 CMP전에 비해 돌출된 힐록들이 감소되었음을 알 수 있었다. 비균일도 특성은 모든 슬러리가 양호한 특성을 나타내었다. 평탄화된 박막의 표면과 거칠기 특성은 AFM(XE-200, PSIA Company) 을 이용하여 분석을 하였다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.11 no.12
• /
• pp.1084-1090
• /
• 1998

As device sizes are scaled down to submicron dimensions, planarization technology becomes increasingly important for both device fabrication and formation of multilevel interconnects. Chemical mechanical polishing (CMP) has emerged recently as a new processing technique for achieving a high degree of planarization for submicron VLSI applications. The polishing process has many variables, and most of which are not well understood. The factors determine the planarization performance are slurry and pad type, insert material, conditioning technique, and choice of polishing tool. Circuit density, pattern size, and wiring layout also affect the performance of a CMP planarization process. This paper presents the results of studies on CMP process window characterization for 0.35 micron process with 5 metal layers.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.05a
• /
• pp.144-144
• /
• 2004

마이크로프로세서가 점점 더 고집적화 되어감에 따라 가장 중요한 반도체 제조 기술 중 하나인 로광시 초점 심도를 맞추기 위해 웨이퍼의 광역 평탄화가 요구되어 왔다. 화학 기계적 연마기술(CMP： Chemical Mechanical Polishing)은 80년대 중반 IBM에 의해 제안된 이후 이러한 요구를 만족시키기 위해서 마이크로프로세서산업에 있어서 필수 기술로 자리매김 되고 있다. 화학 기계적 연마기술은 연마 결과에 영향을 미치는 인자가 많아 체계적인 기술로 발전되지 못하고 경험적인 기술에 머물러 있는 단계이다.(중략)

• The Journal of the Korea institute of electronic communication sciences
• /
• v.17 no.6
• /
• pp.1175-1180
• /
• 2022

STI has been studied a lot as a process technology for wide area planarization according to miniaturization and high integration of semiconductor devices. In this study, as methods for improving the STI profile, wet etching of pad oxide using hydrofluorine solution and dry etching of O₂+CF₄ after STI dry etching were proposed. This process technology showed improvement in profile imbalance and leakage current between patterns according to device density compared to the conventional method. In addition, as a result of measuring the HLD thickness after CMP for a device having the same STI depth and HLD deposition, the measured value was different depending on the device density. It was confirmed that this was due to the difference in the thickness of the nitride film according to the device density after CMP and the selectivity of the slurry.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.05a
• /
• pp.239-239
• /
• 2004

화학적 기계연마 공정(CMP)은 반도체 웨이퍼를 수 천$\AA$m/min의 MRR로 2$\mu\textrm{m}$ 이내의 W(Total Thickness Variable) 조건을 만족시키는 초정밀 광역 평탄화 기술이다. 일반적인 CMP 방법은 서로 다른 회전 중심을 갖고 동일한 방향으로 회전하는 웨이퍼와 다공성 패드 사이에 연마액인 슬러리를 넣어 연마하는 것이다. CMP 공정기술은 1990년 대 중반에 개발되었으나, 아직까지 연마 메커니즘이 완벽하게 밝혀지지 않았다. 따라서 장비를 최적화하기 위해 실험에 의존적일 수밖에 없으나, 이러한 방법은 막대한 자금과 노력뿐만 아니라 상당한 시간을 필요로 하기 때문에, 앞으로 가속될 연마대상 재료의 변화 및 다양한 속도에 발맞출 수 없다.(중략)

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.544-544
• /
• 2008

Metal-CMP 공정시 높은 압력을 가해 줌으로 인하여 금속배선의 디싱 현상과 에로젼 현상이 발생하고 다공성의 하부층에 균열이 생기는 문제점을 개선하고자, 낮은 하력에서 금속막의 광역 평탄화를 이룰 수 있는 ECMP(Electrochemical Chemical Mechanical Polishing)가 생겨나게 되었다. 본 논문에서는 다양한 전해액의 전류-전압 특성 곡선을 비교 분석하여, 패시베이션막이 형성되는 곳을 알 수 있었고, CV와 LSV 법을 통해 전기화학적인 특성을 고찰하였다.

• Proceedings of the KIEE Conference
• /
• 2006.10a
• /
• pp.95-96
• /
• 2006

ITO thin film is generally fabricated by various methods such as spray, CVD, evaporation, electron gun deposition, direct current electroplating, high frequency sputtering, and reactive DC sputtering. However, some problems such as peaks, bumps, large particles, and pin-holes on the surface of ITO thin film were reported, which caused the destruction of color quality, the reduction of device life time, and short-circuit. Chemical mechanical polishing (CMP) process is one of the suitable solutions which could solve the problems.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.61-61
• /
• 2003

CMP(Chemical Mechanical Polishing)는 VLSI의 제조공정에서 실리콘웨이퍼의 절연막내에 있는 토포그래피를 제어할 수 있는 광역 평탄화 기술이다. 또한 최근에는 실리콘웨이퍼의 나노토포그래피(Nanotopography)가 STI의 CMP 공정에서 연마 후 필름의 막 두께 변화에 많은 영향을 미치게 됨으로 중요한 요인으로 대두되고 있다. STI CMP에 사용되는 CeO$_2$ 슬러리에서 첨가되는 계면활성제의 농도에 따라서 나노토포그래피에 미치는 영향을 제어하는 것이 필수적 과제로 등장하고 있다. 본 연구에서는 STI CMP 공정에서 사용되는 CeO$_2$ 슬러리에서 계면활성제의 농도에 따른 나노토포그래피의 의존성에 대해서 연구하였다. 실험은 8 "단면연마 실리콘웨이퍼로 PETEOS 7000$\AA$이 증착 된 것을 사용하였으며, 연마 시간에 따른 나노토포그래피 의존성을 알아보기 위해 연마 깊이는 3000$\AA$으로 일정하게 맞췄다. 그리고 CMP 공정은 Strasbaugh 6EC를 사용하였으며, 패드는 IC1000/SUBA4(Rodel)이다. 그리고 연마시 적용된 압력은 4psi(Pounds per Square Inch), 헤드와 정반(table)의 회전속도는 각각 70rpm이다 슬러리는 A, B 모두 CeO$_2$ 슬러리로 입자크기가 다른 것을 사용하였고, 농도를 달리한 계면활성제가 첨가되었다. CMP 전 후 웨이퍼의 막 두께 측정은 Nanospec 180(Nanometrics)과 spectroscopic ellipsometer (MOSS-ES4G, SOPRA)가 사용되었다.

• Korean Journal of Optics and Photonics
• /
• v.10 no.5
• /
• pp.373-378
• /
• 1999

White light scanning interferometry is increasingly used for precision profile metrology of engineering surfaces, but its current application is primarily limited to opaque surfaces with relatively simple optical reflection behaviors. In this paper, a new attempt is made to extend the interferometric method to the thickness profile measurement of transparent thin film layers. An extensive frequency domain analysis of multiple reflection is performed to allow both the top and bottom interfaces of a thin film layer to be measured independently at the same time using nonlinear least squares technique. This rigorous approach provides not only point-by-point thickness probing but also complete volumetric film profiles digitized in three dimensions.