• 전력전자학회논문지
• /
• 제20권2호
• /
• pp.137-143
• /
• 2015

This paper presents the intra capacitance modeling based on the winding method and section bobbin for CM choke capable of EMI attenuation of broad bands from lower to higher frequency bands and high frequency type common-mode choke capable of EMI attenuation of high frequency band used in the EMI Block of LED-TV SMPS. The case of high frequency type CM choke can be explained by the parasitic capacitance of three types of CM choke. The winding method of section bobbin type is smaller than the others. The first resonant frequency of the proposed CM choke tends to increase as the parasitic capacitance becomes small and its impedance characteristics improved performance as the first resonant frequency increases. The CM chokes of the proposed section bobbin type shows that in the future, the method may have practical use in LED/LCD-TV SMPS and in several applications, such as LED lighting, adapters, and so on.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 한국컴퓨터종합학술대회논문집 Vol.34 No.1 (D)
• /
• pp.489-494
• /
• 2007

침입방지 시스템(IPS, Intrusion Prevention System)은 인라인모드(in-line mode)로 네트워크에 설치되어, 네트워크를 지나는 패킷 또는 세션을 검사하여 만일 그 패킷에서 공격이 감지되면 해당 패킷을 폐기하거나 세션을 종료시킴으로서 외부의 침입으로부터 네트워크를 보호하는 시스템을 의미한다. 침입방지 시스템은 크게 두 가지 종류의 동작을 수행한다. 하나는 이미 알려진 공격으로부터 방어하는 시그너처 기반 필터링(signature based filtering)이고 다른 하나는 알려지지 않은 공격이나 비정상 세션으로부터 방어하는 자기 학습 기반의 변칙 탐지 및 방지(anomaly detection and prevention based on selflearning)이다. 시그너처 기반 필터링에서는 침입방지시스템을 통과하는 패킷의 페이로드와 시그너처라고 불리는 공격 패턴들과 비교하여 같으면 그 패킷을 폐기한다. 시그너처의 개수가 증가함에 따라 하나의 들어온 패킷에 대하여 요구되는 패턴 매칭 시간은 증가하게 되어 패킷지연 없이 동작하는 고성능 침입탐지시스템을 개발하는 것이 어렵게 되었다. 공개 침입방지 소프트웨어인 SNORT를 위한 여러 개의 효율적인 패턴 매칭 방식들이 제안되었는데 시그너처들의 공통된 부분에 대해 한번만 매칭을 수행하거나 한 바이트 단위 비교대신 여러 바이트 비교 동작을 수행함으로써 불필요한 매칭동작을 줄이려고 하였다. 본 논문에서는 패턴 매칭 시간을 시그너처의 개수와 무관하게 하기 위하여 시그너처 해싱 기반에 기반한 고성능 침입방지시스템을 제안한다.

• 전력전자학회논문지
• /
• 제15권4호
• /
• pp.327-334
• /
• 2010

본 논문에서는 새로운 quasi Z-소스 토폴로지의 동적전압보상기를 제안한다. 제안된 시스템은 quasi Z-소스 PWM 교류-교류 컨버터를 기반으로 하고 있으며, 입력단과 출력단은 공통 접지이고, 연속적인 입력전류 모드(CCM)로 동작하는 특징을 가지고 있다. 전원 전압의 sag와 swell을 검출하기 위하여, 피크치 전압 검출기법이 사용되었으며, 제안된 시스템의 동작 원리를 제시하고 회로 해석을 하였다. 제안된 시스템은 30% 전압 swell과 60%의 심한 전압 sag가 발생하여도 과전압과 부족전압에 대하여 순간적으로 보상을 하였으며, 부하전압을 정현파의 정격전압으로 유지할 수 있었다. PSIM 시뮬레이션과 실험결과를 통하여 본 연구의 타당성을 입증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.685-688
• /
• 2006

본 논문에서는 초전도에너지저장 시스템에 적합한 간략한 회로 구성과 높은 신뢰성을 가지는 단상 무정전 전원공급장치를 제안한다. 제안된 시스템은 공통암 방식을 적용하여 스위칭 소자수를 저감한다. Normal, Stored-energy, Bypass의 세 가지 동작 모드에 대하여 상세히 설명한다. 사용되는 스위칭 소자수를 저감시키거나 수동소자로 대체시킬 경우 제어가 복잡해지고 자유도를 감소키는 문제점이 있지만 고성능의 디지털 제어기를 통해 추가적인 부담 없이 해결할 수 있다. 제안된 시스템의 타당성 검증을 위해 시뮬레이션 결과를 제시한다.

• 전력전자학회논문지
• /
• 제19권1호
• /
• pp.8-14
• /
• 2014

This paper presents the intra capacitance modeling according to the winding method and section bobbin for CM choke capable of the EMI attenuation of broad bands from lower frequency bands to higher frequency bands and high frequency type common-mode choke capable of the EMI attenuation of high frequency band used in the EMI Block of LED-TV SMPS. In case of high frequency type CM choke, it can be explained the parasitic capacitance of A type and section bobbin type winding methods among them is much smaller than the other. The first resonant frequency of the proposed CM choke tends to increase as the parasitic capacitance becomes small and its impedance characteristics also show improved performance as the first resonant frequency increases. In the future, the CM chokes of high frequency type show it can be practically used in not only LED/LCD-TV SMPS but also several applications such as LED Lighting, Adapter and so on.

• 전력전자학회논문지
• /
• 제19권1호
• /
• pp.31-40
• /
• 2014

This paper describes an optimal configuration for multi-central inverters in a medium-voltage (MV) grid, which is suitable for large-scale photovoltaic (PV) power plants. We theoretically analyze a proposed common-mode equivalent model for problems associated with multi-central transformerless-type three-phase full bridge(3-FB) PV inverters employing two-winding MV transformers. We propose a synchronized PWM control strategy to effectively reduce the common-mode voltages that may simultaneously occur. In addition, we propose that the existing 3-FB topology may also have the configuration of a multi-central inverter with a two-winding MV transformer by making a simple circuit modification. Simulation and experimental results of three 350kW PV inverters in a multi-central configuration verify the effectiveness of the proposed synchronization control strategy. The modified transformerless-type 3-FB topology for a multi-central PV inverter configuration is verified using an experimental prototype of a 100kW PV inverter.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 춘계학술대회
• /
• pp.765-767
• /
• 2014

본 논문에서는 단거리 레이더용 차량 추돌 방지 24-GHz CMOS 고주파 전력 증폭기 (RF Power Amplifier)를 제안한다. 이러한 회로는 class-A 모드 증폭기로서 단간 (inter-stages) 공액 정합 (conjugate matching) 회로를 가진 공통-소스 단으로 구성되어 있다. 칩 면적을 줄이기 위해 실제 인덕터 대신 전송선(Transmission Line)을 이용하였다. 제안한 회로는 TSMC $0.13{\mu}m$ 혼성 신호/고주파 CMOS 공정 ($f_T/f_{MAX}=120/140GHz$)으로 설계하였다. 설계한 CMOS 고주파 전력 증폭기는 최근 발표된 연구결과에 비해 약 22dB의 높은 전력이득 및 7.1%의 높은 PAE 특성을 보였다.

• 전력전자학회논문지
• /
• 제27권2호
• /
• pp.85-91
• /
• 2022

This study proposes a high efficiency bridgeless Power Factor Correction (PFC) converter with improved common mode noise characteristics. Conventional PFC has limitations due to low efficiency and enlarged heat sink from considerable conduction loss of bridge diode. By applying a Common Mode (CM) coupled inductor, the proposed bridgeless PFC converter generates less conduction loss as only a small magnetizing current of the CM coupled inductor flows through the input diode, thereby reducing or removing heat sink. The input diode is alternately conducted every half cycle of 60 Hz AC input voltage while a negative node of AC input voltage is always connected to the ground, thus improving common mode noise characteristics. With the aim to improve switching loss and reverse recovery of output diode, the proposed circuit employs Critical Conduction Mode (CrM) operation and it features a simple Zero Current Detection (ZCD) circuit for the CrM. In addition, the input current sensing is possible with the shunt resistor instead of the expensive current sensor. Experimental results through 480 W prototype are presented to verify the validity of the proposed circuit.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.271-273
• /
• 2020

SiC 기반의 전력용 반도체 소자들은 스위칭 속도가 빠르고 높은 차단 전압을 가져 dv/dt가 크다. 중전압 이상에서 게이트 드라이버에 절연된 전원 공급을 하기 위해 소형 변압기가 사용된다. 하지만 변압기의 1, 2 차 권선 사이에 수십 pF 이상의 기생 커패시턴스가 존재하며, 높은 전압을 고속으로 스위칭 하게 될 경우 기생 커패시턴스를 통해 제어부로 공통 모드 전류가 흘러 오작동을 야기할 수 있다. 본 연구에서는 변압기를 대체하여 무선전력전송 코일을 이용한 게이트 드라이버용 절연된 전원공급 장치를 제안한다. 무선전력전송 코일 사이의 거리를 수 mm 이상 이격시켜 코일 사이의 기생 커패시턴스를 1 pF 이하로 줄이고 높은 절연 특성을 가질 수 있다. 무선전력 전송의 공진 토폴로지는 직렬-병렬을 선택했고, 2 MHz에서 높은 효율을 갖도록 I-core 코일을 2.2cm × 1.5cm × 1.7cm으로 제작해 검증했다.

• 센서학회지
• /
• 제32권6호
• /
• pp.432-440
• /
• 2023

This study introduces an efficient readout circuit designed for two-electrode electrocardiogram (ECG) recording, characterized by its low-noise and low-power consumption attributes. Unlike its three-electrode counterpart, the two-electrode ECG is susceptible to common-mode interference (CMI), causing signal distortion. To counter this, the proposed circuit integrates a common-mode charge pump (CMCP) with a window comparator, allowing for a CMI tolerance of up to 20 V_PP. The CMCP design prevents the activation of electrostatic discharge (ESD) diodes and becomes operational only when CMI surpasses the predetermined range set by the window comparator. This ensures power efficiency and minimizes intermodulation distortion (IMD) arising from switching noise. To maintain ECG signal accuracy, the circuit employs a chopper-stabilized instrumentation amplifier (IA) for low-noise attributes, and to achieve high input impedance, it incorporates a floating high-pass filter (HPF) and a current-feedback instrumentation amplifier (CFIA). This comprehensive design integrates various components, including a QRS peak detector and serial peripheral interface (SPI), into a single 0.18-㎛ CMOS chip occupying 0.54 mm². Experimental evaluations showed a 0.59 µV_RMS noise level within a 1-100 Hz bandwidth and a power draw of 23.83 µW at 1.8 V.