• 대한화학회지
• /
• 제44권6호
• /
• pp.592-599
• /
• 2000

여러 가지 온도, 조성 및 농도에서 이성분계 세라믹 복합체 TPSZ(titania partially-stabilized zirconia)의 미분말을 초음파분무열분해법에 의하여 합성하였으며, 합성공정인자가 분체특성에 미치는 영향을 검토하고, 합성된 분체의 특성을 조사하였다. 출발용액의 제조는 금속염의 농도가 0.025~0.1 M이 되도록 증류수에 용해하고, 그 조성비는 $ZrO_2$ 90~97.5 wt%에 $TiO_2$ 2.5~10 wt%가 되도록 하였다. 합성시 열분해 영역에서의 온도는 건조부가 400~550$^{\circ}C$, 반응부는 800~1100$^{\circ}C$로 하였으며, 합성된 분체는 습식으로 포집하여 110$^{\circ}C$에서 3시간 동안 건조하였다. 합성된 미분체의 특성을 Raman Spectroscopy, X-ray diffraction(XRD), Scanning Electron Microscopy(SEM), Transmission Electron Microscopy (TEM) 및 Particle Size Analyzer(PSA)로써 조사하였고, Inductively Coupled Plasma-Atomic Emission Spectroscopy(ICP-AES)로써 순도 및 조성을 분석하였다.

• Composites Research
• /
• 제26권2호
• /
• pp.129-134
• /
• 2013

극저온 환경에 노출되는 구조체의 접착조인트의 경우 피접착물과 접착물 사이에서 열팽창계수 차이로 인해 계면에서 잔류응력이 발생하게 되는데 이에 의해 접착조인트 내부에 미소균열, 층간분리 등의 형태로 파손이 발생할 우려가 있다. 본 연구에서는 높은 비강성, 낮은 열팽창계수의 특성을 지닌 메타 아라미드 섬유를 에폭시 기지재의 보강재로 사용하였다. 표면처리 공정을 간소화하기 위해 전기방사법의 고분자 혼합법(polymer blend method)으로 코어-쉘 구조의 메타 아라미드/에폭시 나노섬유를 제조하였다. 극저온 환경에서 계면특성이 향상된 코어-쉘 구조의 나노섬유를 보강한 에폭시 접착제의 전단물성을 확인하기 위해 환경챔버를 이용하여 $-150^{\circ}C$의 저온에서 단일 겹치기 실험(single lap joint test)을 진행하였다. 또한, DCB(double cantilever beam) 실험을 통해 파괴인성을 측정하였다. 그 결과, 극저온에서 일반 메타 아라미드 나노섬유에 비해 코어-쉘 구조의 메타 아라미드/에폭시 나노섬유를 보강한 접착제 시편이 우수한 계면특성으로 인해 물성이 크게 향상되었음을 확인하였다.

• 한국세라믹학회지
• /
• 제50권6호
• /
• pp.402-409
• /
• 2013

The objective of this study was to develop a synthesis process for ${\beta}$-SiC powders to reduce the synthesis temperature and to control the particle size and to prevent particle agglomeration of the synthesized ${\beta}$-SiC powders. A phenol resin and TEOS were used as the starting materials for the carbon and Si sources, respectively. $SiO_2$-C hybrid precursors with various C/Si mole ratios were fabricated using a conventional sol-gel process. ${\beta}$-SiC powders were synthesized by a carbothermal reduction process using $SiO_2$-C hybrid precursors with various C/Si mole ratios (1.6 ~ 2.5) fabricated using a sol-gel process. In this study, the effects of excess carbon and the addition of Si powders to the $SiO_2$-C hybrid precursor on the synthesis temperature and particle size of ${\beta}$-SiC were examined. It was found that the addition of metallic Si powders to the $SiO_2$/C hybrid precursor with excess carbon reduced the synthesis temperature of the ${\beta}$-SiC powders to as low as $1300^{\circ}C$. The synthesis temperature for ${\beta}$-SiC appeared to be reduced with an increase of the C/Si mole ratio in the $SiO_2$-C hybrid precursor by a direct carburization reaction between Si and excess carbon.

• 한국지능시스템학회논문지
• /
• 제18권6호
• /
• pp.842-848
• /
• 2008

본 논문에서는 비선형 모델의 설계를 위해 Type-2 퍼지 논리 집합을 이용하여 불확실성 문제를 다룬다. 제안된 모델은 규칙의 전 후반부가 Type-2 퍼지 집합으로 주어진 Type-2 퍼지 논리 시스템을 설계하고 불확실성의 변화에 대한 비선형 모델의 성능을 해석한다 여기서 규칙 전반부 멤버쉽 함수의 정점 선택은 C-means 클러스터링 알고리즘을 이용하고, 규칙 무반부 퍼지 집합의 정점 결정에는 경사 하강법(Gradient descent method)을 이용한 오류 역전파 알고리즘을 사용하여 학습한다. 또한, 제안된 모델에 관련된 파라미터는 입자 군집 최적화(Particle Swarm Optimization; PSO) 알고리즘으로 동조한다. 제안된 모델은 모의 데이터집합(Synthetic dadaset), Mackey-Glass 시계열 공정 데이터를 적용하여 논증되고, 기존 Type-1 퍼지 논리 시스템과의 근사화 및 일반화 능력에 대하여 비교 토의한다.

• 한국콘크리트학회:학술대회논문집
• /
• 한국콘크리트학회 2008년도 춘계 학술발표회 제20권1호
• /
• pp.1001-1004
• /
• 2008

본 연구는 한중환경에서 이중 버블시트를 이용한 단열보온 양생 공법을 슬래브 및 매스 콘크리트에 활용한 결과를 검토한 것이다. 먼저, 이중 버블시트를 적용한 경우 타설 후 2일까지 외기온이 영하$9^{\circ}C$까지 강하하는 경우에도 슬래브콘크리트는 영상 $6^{\circ}C$에서 $10^{\circ}C$이상을 유지하여 초기동해가 방지됨을 알 수 있었고, 매스콘크리트의 경우에는 중심부 최고온도와 표층부 최고온도차이가 $6^{\circ}C$이하로 나타나 내부구속에 의한 수화열 균열은 발생하지 않은 것으로 판단된다. 본 현장에 적용된 이중버블시트를 이용한 단열보온양생 공법은 동절기 영하에서도 안정된 양생온도 관리로 초기동해를 방지할 수 있었고, 소요강도를 확보할 수 있었다. 또한, 가시설의 설치 해체 공정을 줄여 공기단축 효과와 인건비절감등 양생비용의 감소로써 한중콘크리트의 품질확보에 우수한 효과가 있음과 동시에 단열 양생공법의 경제성이 입증되었다.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.317-326
• /
• 2016

본 논문에서는 OTP (One-Time Programmable) IP (Intellectual Property)의 개발비용을 절감하고 개발 기간을 단축하기 위해 로직 트랜지스터만 이용한 로직 eFuse (electrical Fuse) OTP IP를 설계하였다. 웨이퍼 테스트 시 테스트 장비에서 FSOURCE 패드를 통해 VDD (=1.5V)보다 높은 2.4V의 외부 프로그램 전압을 eFuse OTP IP에만 공급하므로 eFuse OTP 이외의 다른 IP에는 소자의 신뢰성에 영향을 미치지 않으면서 eFuse OTP cell의 eFuse 링크에 높은 전압을 인가하도록 하였다. 한편 본 논문에서는 128행 ${\times}$ 8열의 2D (Dimensional) 메모리 어레이에 직접 FSOURCE 전압을 인가하여 eFuse에 인가되는 프로그램 파워를 증가시키면서 디코딩 로직 회로를 저면적으로 구현한 eFuse OTP 셀을 제안하였다. 동부하이텍 $0.11{\mu}m$ CIS 공정을 이용하여 설계된 1Kb eFuse OTP 메모리 IP의 레이아웃 면적은 $295.595{\mu}m{\times}455.873{\mu}m$ ($=0.134mm^2$)이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.346-349
• /
• 2013

본 논문에서는 MPPT(Maximum Power Point Tracking) 제어기능을 갖는 빛, 진동 그리고 열 에너지를 이용한 삼중입력 에너지 하베스팅 회로를 설계하였다. 설계된 회로는 MPPT 제어를 통해 솔라셀과 압전소자 그리고 열전소자로부터 최대 가용 전력을 수확하고, 수확된 에너지를 저장 커패시터에 병합하여 저장한다. 병합된 에너지는 PMU(Power Management Unit)를 통해 센서노드로 공급된다. MPPT 제어는 변환소자의 개방회로전압과 MPP(Maximum Power Point) 전압간의 비례관계를 이용하여 구현하였다. 제안된 회로는 $0.18{\mu}m$ CMOS 공정으로 설계하였으며, 모의실험을 통해 동작을 검증하였다. 설계된 에너지 하베스팅 회로의 칩 면적은 $945{\mu}m{\times}995{\mu}m$이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.35-38
• /
• 2018

본 논문에서는 DC 유형의 에너지 하베스팅을 위한 저전력 MPPT 인터페이스 회로를 설계하였다. 제안된 회로는 크게 MPPT controller, bias generator, voltage detector로 구성된다. MPPT controller는 schmitt trigger로 구성된 MPG(MPPT Pulse Generator)와 에너지 유형(빛, 열)에 따라 동작하는 logic gate와 sample/hold 회로로 구성된다. Bias generator는 beta multiplier 구조를 적용하여 설계되었으며, voltage detector는 bulk-driven comparator와 2단 buffer를 이용하여 설계되었다. 제안된 회로는 $0.35{\mu}m$ CMOS 공정으로 설계하였다. 모의실험 결과 설계된 회로는 3V 이내의 입력전압에서 100nA보다 작은 전류를 소모하며, 최대 전력효율은 99.7%이다. 설계된 회로의 칩 면적은 $1151{\mu}m{\times}940{\mu}m$이다.

• Korean Chemical Engineering Research
• /
• 제53권3호
• /
• pp.309-314
• /
• 2015

야자계 활성탄을 사용하여 수용액으로부터 brilliant blue FCF 염료의 흡착에 대해 조사하였다. 회분식 실험은 흡착제의 양, 초기농도와 접촉시간과 온도를 흡착변수로 사용하여 수행하였다. 흡착평형자료는 Langmuir와 Freundlich 식을 사용하여 해석하였으며, Freundlich 식이 더 좋은 일치도를 나타냈다. 평가된 Freundlich 상수(1/n=0.129~0.212)로부터 활성탄에 의한 brilliant blue FCF의 흡착조작이 적절한 처리방법이 될 수 있음을 알았다. 흡착속도실험자료를 유사일차반응속도식과 유사이차반응속도식에 적용해 본 결과, 흡착동력학은 유사이차반응속도식에 잘 맞는 것으로 나타났다. 음수값의 Gibbs 자유에너지(-4.81~-10.33 kJ/mol)와 양수값의 엔탈피(+78.59 kJ/mol)는 흡착이 자발적이고 흡열공정으로 진행된다는 것을 나타낸다.

• 한국통신학회논문지
• /
• 제23권8호
• /
• pp.2064-2071
• /
• 1998

휴대용 기기에서 자체 발진하여 클럭원으로 사용되는 TCXO의 출력과 같은 작은 진폭(400mV)의 정현파 입력을 내부 논리회로의 클럭원으로 사용하기 위한 파형정형 및 50%의 듀티 비(duty ratio)의 출력을 가지는 새로운 디지털 클럭레벨 변환기를 설계, 개발 하였다. 정, 부 두 개의 비교기, RS 래치, 차아지 펌프, 기준 전압 발생기로 구성된 새로운 신호 변환회로는 출력파형의 펄스 폭을 감지하고, 이 결과를 궤환루프로 구성하여 입력 비교기 기준 전압단자로 궤환시킴으로서 다지털 신호레벨의 정확한 50%의 듀티 비를 가진 출력을 생성할 수 있다. 개발한 레벨변환기는 ADC등의 샘플링 클럭원, PLL 또는 신호 합성기의 클럭원으로 사용할 수가 있다. 설계는 $0.8\mu\textrm{m}$ double metal double poly analog CMOS 공정을 사용하고, BSIM3 model을 사용하였으며, 실험결과 370mV의 정현파 입력율 50 + 3%의 듀티 비를 가진 안정된 논리레벨 출력 동작특성을 얻을 수 있었다.