• 전자공학회논문지
• /
• 제54권7호
• /
• pp.29-35
• /
• 2017

본 논문에서는 고속 데이터 전송을 위해 orthogonal frequency division multiplexing (OFDM) 시스템에 적용 가능한 고속 fast Fourier transform (FFT) 프로세서를 제안하였다. 제안하는 FFT 프로제서는 높은 처리율을 만족하기 위해 mixed-radix 알고리즘과 8개의 병렬 경로를 가지는 multipath delay commutator (MDC) 파이프라인 구조를 채택하였다. 하드웨어 복잡도를 줄이기 위해서 새로운 스케줄링 기법들을 적용하여 twiddle factor 연산을 위한 read-only memories (ROM)의 크기를 줄이는 구조와 복소 상수 곱셈기의 수를 줄이는 구조를 제안한다. 제안하는 구조는 지연 소자와 연산 사이클의 증가 없이 하드웨어 복잡도를 줄일 수 있다. 또한, IEEE 802.11 ac/ad와 같은 고속 OFDM 시스템을 위해 64/128/256/512-포인트 FFT 연산이 가능하다. 제안하는 FFT 프로세서는 Verilog-HDL로 모델링하여 Samsung 65nm 공정 라이브러리로 합성하여 0.36mm2의 면적과 330MHz의 동작 주파수에서 2.64 GSample/s를 보이고 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권3호
• /
• pp.113-123
• /
• 2007

본 논문에서는 $GF(2^m)$상의 고속 타원곡선 암호 프로세서를 제안한다. 제안한 암호 프로세서는 타원곡선 정수 곱셈을 위해 Lopez-Dahab Montgomery 알고리즘을 채택하고， $GF(2^m)$상의 산술 연산을 위해 가우시안 정규 기저(Gaussian Normal Basis: GNB)를 이용한다. 본 논문에서 구현한 타원곡선 암호 프로세서는 m=163을 선택하였으며 NIST(National Institute of Standard and Technology)에서 권고하는 5개의 $GF(2^m)$ 필드 크기 중에서 가장 작은 값으로 GNB 타입 4가 존재한다. 제안한 타원곡선 암호 프로세서는 Host Interface, Data Memory, Instruction Memory, Control로 구성되어 있으며 Xilinx XCV2000E FPGA칩을 이용하여 구현한다. FPGA 구현결과 제안된 타원곡선 암호 프로세서는 기존의 연구결과에 비해 속도에서 약 2.6배의 성능 향상을 보이며 훨씬 낮은 하드웨어 복잡도를 가진다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.84-93
• /
• 2007

이 논문에서는 고속 FFT 구현을 위한 Radix-8 구조를 제안한다. 제안 FFT 구조의 핵심은 Radix-8 DIF(Decimation In Frequency) 나비연산기 구조이다. Radix-8 알고리즘은 고속처리는 가능하나 구현면적이 증가하는 단점이 있는데, 제안 구조는 곱셈연산을 DA(Distributed Arithmetic) 방식을 사용하여 구현함으로써 구현 면적이 증가하는 것을 줄일 수 있었다. 64-point FFT에 대하여 기존의 Radix-4 나비연산기와 제안된 Radix-8 나비연산기를 각각 사용하여 구현한 결과 구현면적이 49.2%가 증가하였다. 즉, Throughput을 2배로 증가시키기 위하여 하드웨어는 49.2%만 증가함을 Verilog-HDL 코딩을 통하여 확인하였다. 또한 기존 구조와 제안 구조가 같은 Throughput을 얻는 경우에는 전력소모가 25.4%가 감소하게 된다. 따라서 제안된 나비연산기를 사용하는 FFT 구조는 고속/저전력 FFT를 필요로하는 OFDM용 통신단말기에 사용될 수 있다.

• 대한전자공학회논문지SP
• /
• 제45권3호
• /
• pp.103-110
• /
• 2008

이 논문에서는 8K/2K-Point FFT Radix-4 알고리즘을 CORDIC 연산을 이용하여 효율적으로 나비연산 구조를 설계할 수 있음을 보였다. 즉 CORDIC 연산을 사용하여 cosine 과 sine 값을 저장하지 않고 4개의 복소 곱셈연산을 효과적으로 수행할 수 있음을 보였다. 제안된 CORDIC 나비연산기 구조를 Verilog HDL 코딩으로 구현한 결과, 기존의 승산기를 사용한 나비연산기 구조와 비교하여 36.9%의 cell area 감소 효과를 보였다. 또한 전체 8K/2K-point Radix-4 FFT 구조의 Verilog-HDL 코딩을 기존의 승산기를 사용한 구조의 코딩과 비교한 결과, 11.6%의 cell area 감소효과를 볼 수 있었다. 따라서 제안된 FFT 구조는 DMB용 OFDM 모뎀과 같은 큰 크기의 FFT에 효율적으로 사용될 수 있는 구조임을 보였다.

• 한국정보통신학회논문지
• /
• 제10권11호
• /
• pp.2002-2007
• /
• 2006

텔레매틱스 시스템에서의 경로 탐색 기법은 교통흐름의 변화에 따라 최단 운행 시간을 갖는 최적 경로가 변하기 때문에 최단 시간 뿐 만 아니라 도로의 교통 흐름까지 고려해야 한다. 기존의 경로 탐색 기법들은 이러한 교통 흐름의 변화에 능동적으로 대처 할 수 없다. 또한 교통 정보를 이용하는 탐색 기법은 기존의 최단 경로 탐색 기법보다 연산 수행시간이 길다. 이 논문에서는 추정치 계산의 단순화를 통한 최적 경로 탐색 기법을 구현하고 성능을 평가한다. 제안한 기법은 교통흐름에 적응적인 휴리스틱을 위해 고정 그리드를 도입한다. 또한 추정치 계산을 간소화하기 위해 출발지와 목적지 사이의 기울기를 고려하여 실수의 곱셈 연산 대신 단계화 된 정수의 덧셈 연산을 한다. 제안한 알고리즘은 최적 경로 정확도 향상뿐만 아니라 탐색 시간을 줄어듦을 실험으로 입증한다.

• 한국통신학회논문지
• /
• 제29권10C호
• /
• pp.1484-1489
• /
• 2004

비디오 프레임의 크기를 축소하거나 확대할 때, 응용에 따라서는 입력 및 출력이 8${\times}$8 블록 DCT 계수들로 구성되도록 할 필요가 있다. 선형 변환이고 유니터리(unitary) 변환의 일종인 DCT에는 행렬 곱셈에 대한 분배 법칙이 성립한다. 이러한 사실을 이용하여 두가드, 묵허지, 박 등은DCT 영역에서 비디오 프레임들의 크기를 축소하는 방법들을 제안하였다. 이러한 방식으로 영상을 축소 후 확대하면 원 영상의 저 주파수 DCT 계수들이 잘 보존된다. 즉, 원 상(축소되기 전의 영상)과 예측된 영상(축소 후 확대된 영상)의 차이를 부호화 해야 되는 경우 부호화 효율이 매우 높아진다. 이러한 것은 스케일러빌러터를 이용한 비디오 부호화에 바람직한 사실이다. 본 논문에서는 이전의 방식들의 연장선 상에서 가로 세로 각각 2:1로 축소하고 다시 2:1로 확대할 때 DCT 블록의 크기를 다양이 하였다. 실험에 의하면 DCT 블록 크기를 크게 할수록 PSNR 값이 커짐을 알 수 있었다. 그러나, 계산상의 복잡도 역시 커질 것으로 예상된다. 본 논문의 실험 결과는 압축 영역 영상 축소 및 확대를 위한 고속 알고리즘 개발에 중요한 데이터가 될 것으로 생각한다.

• 전자공학회논문지SC
• /
• 제49권4호
• /
• pp.17-22
• /
• 2012

컨벌루션 기법은 디지털 영상처리 분야에서 블러링(blurring), 샤프닝(sharpening), 에지 검출(edge detection), 잡음 제거(noise reduction)등 다양한 목적을 위해 사용되고 있으며, 상황에 따라 다양한 필터 마스크 값을 가지고 적용된다. 본 논문은 영상처리에서 다양하게 응용되는 컨벌루션 영상처리 기법을 2차원 Look-Up Table(LUT)와 필터의 중첩영역 버퍼링 기법을 통하여, 이의 영상처리 속도를 고속화하는 방법을 제안한다. 첫째, 사전에 필터의 마스크 값과 영상 화소 값의 곱셈 연산 결과값을 2차원 LUT에 저장하여, 연산에 대한 결과를 참고 하였다. 둘째, 대부분의 컨벌루션 필터가 가지는 필터 대칭성 특징에 의해 연산이 중복 수행되는 부분을 효율적으로 연산하기 위해, 중첩영역 처리 결과를 버퍼 공간에 임시 저장하고, 다음 연산에서 사용할 때 버퍼의 값을 가져오는 방식으로 중첩 영역의 불필요한 반복 연산을 최소화한다. 제안하는 알고리즘은 실시간 처리를 필요로 하는 PC환경과 제한된 컴퓨팅 자원을 가지는 임베디드 시스템 환경에서 연산량을 최소화함으로써 기존 컨벌루션 알고리즘 보다 고속화된 성능 결과를 확인할 수 있었다.

• 한국전자통신학회논문지
• /
• 제13권4호
• /
• pp.819-826
• /
• 2018

일반화된 해밍무게는 선형부호의 중요한 파라미터의 하나로써 암호시스템에 적용할 때 부호의 성능을 결정한다. 그리고 격자도를 이용하여 블록부호를 연판정으로 복호할 때 구현에 필요한 상태복잡도를 평가하는 척도가 되기도 함으로써 그 중요성이 한층 부각되고 있다. 특별히 삼항다항식을 기반으로 하는 유한체 상의 비트-병렬 곱셈기에 대한 연구가 진행되어왔다. 셀룰라오토마타(Cellular Automata, 이하 CA)는 국소적 상호작용에 의해 상태가 동시에 업데이트되는 성질이 있어서 LFSR보다 랜덤성이 우수하다. 본 논문에서는 효과적인 암호시스템 설계에 있어 중요한 요소 중 하나인 의사난수열 생성기의 효과적 합성에 관하여 다룬다. 먼저 간단한 90/150 전이규칙 블록의 특성 다항식의 성질을 분석하고, 이 규칙블록을 이용하여 삼항다항식 $x^2^n+x^{2^n-1}+1$($n{\geq}2$)에 대응하는 가역 90/150 CA와 $2^n$차 최대무게다항식에 대응하는 90/150 가역 CA(RCA)의 합성알고리즘을 제안한다.

• 한국통신학회논문지
• /
• 제22권12호
• /
• pp.2714-2726
• /
• 1997

본 논문은 디지탈 의료 영상을 효과적으로 무손실 압축하기 위한 적용적 심볼 교환에 기반을 둔 새로운 부호화 방법을 제안한다. 제안하는 알고리즘은 먼저 원영상에 차분 규칙 또는 적용 예측기를 적용하여 차분 영상값을 구하며, 이러한 차분 영상값에 대한 개별 context를 결정한다. 다음 단계에서 context하에서 현재 부호화될 차분 영상값과 모델 템플리트상의 차분 영상값들 사이의 극성 일치를 갖는 심볼의 추정을 기반으로 한 적응적인 심볼 교환 과정을 적용하여 예측 심볼을 얻는다. 예측 심볼은 부호화 될 차분 영상값에 대해 가장 빈번하게 발생하리라고 예측되는 심볼을 가리키며, 예측 심볼이 차분 영상값과 동일할 때 부호화 효율이 높게 유지된다. 마지막 부호화 단계에서 이진 적응 산술 부호기는 특정 context가 주어진 차분 영상값의 예측 여부를 판단하는 이진 판단 트리를 사용하여 차분 영상값을 부호화 한다. 차분 영상값 예측 적중율 향상을 통하여 제안된 알고리즘의 부호화 효율은 ISO JPEG 무손실 예측기를 산술 부호기에 적용한 경우보다 약 33% 정도 높아지고, 차분 예측기 또는 적용 예측기를 산술 부호기에 적용한 경우에 비해 약 23% 정도 높아짐을 알 수 있다. 제안된 부호화 방법은 단위 구간 부분할시 곱셈 연산이 아닌 덧셈 연산을 사용하기 때문에 부호기의 복잡성이 낮고 다중 비트 공간의 영상을 이진 공간 열로 분할하지 않고 바로 다중 비트 의료 영상을 부호기에 적용 할 수 있기 때문에 의료 PACS의 영상 압축부에서 사용될 수 있다.