• 대한수학교육학회지:학교수학
• /
• 제15권4호
• /
• pp.889-920
• /
• 2013

본 연구는 초등학교 수학에서 곱셈 개념의 도입과 곱셈 구구 지도를 위한 교수학적 배경을 알아보고, 앞으로의 곱셈 지도 개선을 위한 시사점을 제공하는 데 그 목적이 있다. 이를 위해 여러 곱셈 연구에 대한 이론적 고찰을 통해 곱셈 지도의 교수학적 배경의 핵심 내용으로 곱셈 개념, 곱셈 상황, 곱셈 지도 모델, 곱셈 전략을 추출하고 이에 대해 살펴보았고, 이를 기초로 미국, 핀란드, 네덜란드, 독일과 우리나라 교과서를 비교 분석하였다. 이런 이론적 고찰과 분석 결과를 바탕으로 이후의 우리나라 초등학교 수학의 곱셈 지도 개선을 위한 시사점으로 곱셈 상황에서 묶음 상황의 다양화와 곱셈적 비교 상황의 강조 및 데카르트 곱의 재고, 곱셈 지도 모델에서 묶음 모델, 배열 모델, 직선 모델의 균형과 구조화와 형식화로의 이행, 곱셈 구구 지도에서 곱셈 전략과 곱셈 성질의 강조와 곱셈 구구 사이의 연결을 제안하였다.

• 한국수학교육학회지시리즈E:수학교육논문집
• /
• 제18권1호
• /
• pp.73-87
• /
• 2004

현장에서 수업을 하다 보면 의외로 학생들이 곱셈구구는 잘 외우고 있지만 곱셈의 개념에 대해서는 잘 모르고 있다는 것을 많이 발견할 수 있다. 이것은 곱셈에 대한 개념을 도입할 때 학생들이 왜 곱셈을 배우는가에 대해서 스스로 절실하게 생각해 보고 발견해 보는 경험이 부족했기 때문이라고 생각한다. 곱셈이 왜 필요하고 곱셈식으로 나타내는 것이 얼마나 좋은 방법인지 학생들이 깨달아 덧셈구조에서 곱셈구조로의 개념의 변화가 일어날 수 있도록 지도한다면 이러한 문제점을 어느 정도 해결할 수 있지 않을까 생각해본다. 따라서, 본 연구에서는 자연수의 곱셈에 대한 이론적 배경과 교육과정을 알고 이를 바탕으로 수학교육 이론에 근거한 자연수의 곱셈의 교수-학습 지도 방안에 대하여 거시적 입장에서 고찰해 보고자 한다.

• 한국통신학회논문지
• /
• 제30권11A호
• /
• pp.1092-1097
• /
• 2005

본 논문에서는 곱셈을 수행할 때 발생되는 스위칭 을을 줄이는 방식의 저전력 부스 곱셈기를 제안한다. radix-4 부스 알고리즘 (radix-4 Booth algorithm)은 입력에서 연속되는 3비트가 0이나 1의 같은 값을 가지게 되면, 부스 인코딩 결과로서 0을 발생시키는 특성을 가지고 있다. 따라서 곱셈기의 두 입력 중 더 작은 활성영역을 갖는 입력을 승수로 사용할 때 부분 곱셈결과가 0이 될 확률이 높다. 제안된 곱셈기는 곱셈식을 본래의 곱셈 입력 비트보다 더 작은 비트를 갖는 여러 개의 곱셈식으로 분할한 후, 각각의 곱셈들을 독립적으로 계산하여 각각의 곱셈의 결과를 더하여 최종적인 결과를 얻는다. 따라서 곱셈의 두 입력간의 교환율은 기존의 곱셈기보다 더 높아지게 된다. 이는 제안된 곱셈기의 부스 인코딩 결과가 0이 되는 확률이 기존의 곱셈기보다 더 높은 저전력 곱셈기를 구현할 수 있음을 의미한다. 제안된 곱셈기는 기존의 부스 곱셈기보다 최대 $20\%$ 정도의 소모전력이 감소됨을 확인하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권6호
• /
• pp.289-300
• /
• 2001

본 논문에서는 유한 필드 GF(2$_{m}$ ) 상에서 모듈러 곱셈 A($\chi$)B($\chi$) mod P($\chi$)을 수행하는 새로운 선형 문제-크기(full-size) 시스톨릭 어레이 구조인 LSB-first 곱셈기를 제안한다. 피연산자 B($\chi$)의 LSB(least significant bit)를 먼저 사용하는 LSB-first 모듈러 곱셈 알고리즘으로부터 새로운 비트별 순환 방정식을 구한다. 데이터의 흐름이 규칙적인 순환 방정식을 공간-시간 변환으로 새로운 시스톨릭 곱셈기를 설계하고 분석한다. 기존의 곱셈기와 비교할 때 제안한 곱셈기의 면적-시간 성능이 각각 10%와 18% 향상됨을 보여준다. 또한 같은 설계방법으로 곱셈과 제곱연산을 동시에 수행하는 새로운 시스톨릭 곱셈/제곱기를 제안한다. 유한 필드상의 지수연산을 위해서 제안한 시스톨릭 곱셈/제곱기를 사용할 때 곱셈기만을 사용 할 때보다 면적-시간 성능이 약 26% 향상됨을 보여준다.

• 한국통신학회논문지
• /
• 제26권3B호
• /
• pp.355-361
• /
• 2001

유한체(Galois Field) 상에서의 곱셈(multiplication)을 구현하는 방법은 크게 병렬 곱셈기(parallel multiplier)와 직렬 곱셈기(serial multiplier)로 나누어질 수 있는데, 구현시 하드웨어 면적을 작게 차지한다는 장점 때문에 직렬 곱셈기가 널리 사용된다. 하지만 이 직렬 곱셈기를 이용하여 계산을 하기 위해서는 병렬 곱셈기에 비해 많은 시간이 필요하게 된다. 직렬기법과 병렬기법의 결합이 이를 보완할 수 있게 된다. 본 논문에서는 복잡도는 직렬 곱셈기와 큰 차이가 없으면서 연산시간을 줄인 곱셈기*(multiplier)를 제안하였다. 이 곱셈기를 사용하면 복잡도는 크게 늘어나지 않았으면서 유한체 상에서의 곱셈을 하는데 필요한 시간을 줄이는 효과를 얻을 수 있다.

• 한국통신학회논문지
• /
• 제30권12C호
• /
• pp.1256-1261
• /
• 2005

본 논문에서는 곱셈을 수행할 때 발생되는 스위칭 율을 줄이는 방식의 저전력 부스 곱셈기를 제안한다. radix-4 부스 알고리즘 (radix-4 Booth algorithm)은 입력에서 연속되는 3비트가 0이나 1의 같은 값을 가지게 되면, 부스 인코딩 결과로서 0을 발생시키는 특성을 가지고 있다. 따라서 곱셈기의 두 입력 중 더 작은 활성영역을 갖는 입력을 승수로 사용할 때 부분 곱셈결과가 0이 될 확률이 높다. 제안된 곱셈기는 곱셈식을 본래의 곱셈 입력 비트보다 더 작은 비트를 갖는 여러 게의 곱셈식으로 분할한 후, 각각의 곱셈들을 독립적으로 계산하여 각각의 곱셈의 결과를 더하여 최종적인 결과를 얻는다. 따라서 곱셈의 두 입력간의 교환율은 기존의 곱셈기보다 더 높아지게 된다. 이는 제안된 곱셈기의 부스 인코딩 결과가 0이 되는 확률이 기존의 곱셈기보다 더 높은 저전력 곱셈기를 구현할 수 있음을 의미한다. 제안된 곱셈기는 기존의 부스 곱셈기보다 최대 $20\%$ 정도의 소모전력이 감소됨을 확인하였다.

• 한국학교수학회논문집
• /
• 제22권3호
• /
• pp.303-327
• /
• 2019

본 연구는 초등학교 수학에서 곱셈에 대한 학생들의 이해를 돕는 하나의 방안으로 곱셈의 통합적 접근을 제안하였다. 곱셈의 통합적 접근이란 수학 수업에서 학생들이 하나의 곱셈 상황을 다양한 방법으로 해결하고 서로의 방법에 대해 탐색하고 논의하면서 곱셈에 대해 폭넓은 이해를 하도록 하는 것이다. 곱셈의 통합적 접근은 곱셈에 대한 다양한 접근, 일관적 접근, 특정한 접근을 강조한 여러 선행 연구를 기반으로 도출되었다. 연구 결과, 곱셈의 통합적 접근은 하나의 곱셈 상황을 크게 4가지 방법으로 해석할 수 있으며 각각의 방법은 선행 연구에서 강조한 곱셈의 중요한 특성과 모두 연결된다. 또한, 곱셈의 통합적 접근은 곱셈뿐만 아니라 나눗셈, 분수 및 분수의 연산, 비와 비율, 비례 등으로 자연스럽게 확장되는 데 중요하다는 것을 이론적으로 확인하였다. 이를 통해 초등학교 수학에서 다루는 곱셈과 관련하여 실제 수업을 진행하는 교사에게 시사점을 제공하고자 한다.

• 한국초등수학교육학회지
• /
• 제20권2호
• /
• pp.283-309
• /
• 2016

본 연구는 초등수학영재를 대상으로 곱셈의 문제 상황에 따른 곱셈 개념에 대한 이해 정도를 분석한 것으로, 초등수학영재의 수학적 개념 지도와 나아가 초등수학에서의 곱셈 개념을 지도하는 방법에 대한 시사점을 이끌어내기 위한 것이다. 이를 위해 곱셈의 도입과 관련된 초등수학의 내용을 교육과정별로 분석하여 학생들이 초등수학에서 곱셈의 개념을 어떻게 학습하고 있는지를 먼저 살펴보았다. 또한 곱셈의 문제 상황과 그 개념에 대한 초등수학영재의 이해를 알아보기 위해 B대학교 과학영재교육원 초등수학반 영재사사과정 학생 10명을 대상으로 곱셈에서의 문장제 설정의 과정을 포함하는 검사와 면담을 실시하였다. 그 결과 학생들은 2007 개정 교육과정에서 배 개념을 중심으로 곱셈을 학습했음에도 불구하고 배 개념보다는 동수누가의 곱셈 상황을 제시하는데 보다 익숙했으며, 개념 이해에서 곱셈을 동수누가로만 이해하고 있는 학생의 비율 또한 높게 나타났다. 이에 따라 초등수학을 지도하는 과정에서 기본적인 연산 개념에 대한 지도 방법을 재검토해볼 필요가 있으며, 곱셈 개념 지도에서 다양한 곱셈의 문제 상황을 통해 학생들이 곱셈의 개념을 정확하게 이해하는 것이 요구된다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.382-384
• /
• 2004

최근 인터넷의 발달과 함께 인터넷 상에서의 데이터 보안에 대한 요구가 매우 증가되고 있다. 그래서 공개키 또는 비밀키 알고리즘을 사용하여 데이터 보안을 해결하고 있다. 대부분의 공개키 알고리즘은 모듈러 연산들을 기반으로 살고 있으며 이 중 복잡도가 가장 높은 모듈러 멱승 연산은 모듈러 곱셈 연산을 반복 수행하여 계산된다. 그래서 모듈러 곱셈연산을 효율적으로 계산하기 위한 많은 방법들이 제안되어 왔으며 하드웨어 구현 시 속도와 효율성 문제로 몽고메리 곱셈기에 대한 연구가 주목을 받아 왔다. 현재 몽고메리 곱셈 알고리즘을 이용한 곱셈기는 대부분이 성능과 면적만을 고려한 구조로 보안성 향상을 위해 입력 데이터의 비트수 증가 시 곱셈기의 구조 변경이 요구된다. 따라서 본 논문에서는 비트수 길이가 변하더라도 곱셈기 구조는 변함이 없는 GF(p)상에서의 Scalable한 몽고메리 곱셈기 구조를 제안한다. Sealable한 곱셈기의 구조는 FPGA와 같이 메모리를 포함하는 하드웨어 플랫폼에 적합하다. 제안된 구조는 Xilinx FPGA를 이용하여 하드웨어로 구현하며 ModelSim Tool을 통해 기능 및 타이밍 시뮬레이션을 수행한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (1)
• /
• pp.605-607
• /
• 2000

본 논문에서는 유한 필드 GF(2m)상에서 모듈러 곱셈 A(x)B(x) mod p(x)를 수행하는 2-디지트 시리얼 (2-digit-serial) 시스톨릭 어레이 구조인 곱셈기를 제안하였다. LSB-first 곱셈 알고리즘을 분석한 후 2-디지트 시리얼 형태의 자료의존 그래프(data dependency graph, 이하 DG)를 생성하여 시스톨릭 어레이를 설계하였다. 제안한 구조는 정규적이고 서로 반대 방향으로 진행하는 에지들이 없다. 그래서 VLSI 구현에 적합하다. 제안한 2-디지트 시리얼 곱셈기는 비트-패러럴(bit-parallel) 곱셈기 보다는 적은 하드웨어를 사용하며 비트-시리얼(bit-serial) 곱셈기 보다는 빠르다. 본 논문에서 제안한 2-디지트 시리얼 시스톨릭 곱셈기는 기존의 같은 종류의 곱셈기 보다 처리기의 최대 지연 시간이 적다. 그러므로 전체 시스톨릭 곱셈기의 처리시간을 향상시킬 수 있다.