• 대한수학교육학회지:수학교육학연구
• /
• 제22권4호
• /
• pp.477-494
• /
• 2012

본 연구는 혼합계산 문제에 대한 학생들의 반응 사례 및 오류유형, 혼합계산 지도에 널리 활용되는 기억술, 혼합계산의 핵심인 연산 순서의 규칙에 관한 역사적 논의 및 성격을 고찰하였다. 또한 이를 바탕으로 자연수의 혼합계산 단원의 교과서의 내용구성 및 전개 방식을 비판적으로 분석하고 지도에 관한 개선 방안을 다음과 같이 제시하였다. 첫째, 실생활 문제 상황과 연산 순서의 규칙 사이의 왜곡된 논리적 연결성을 지적하였다. 둘째, 연산 순서의 규약적 성격을 고려하여 교과서를 구성하여야 함을 제시하였다. 셋째, 연산 순서의 문제는 식의 구조에 대한 이해와 결부시켜야 함을 지적하였다. 넷째, 혼합계산식의 이해를 돕는 다양한 교수학적 전략을 참고할 것을 제시하였다. 본 연구는 차후 혼합계산과 관련된 교과서 개발을 위한 시사점을 제공한다는 점에서 의의를 가진다.

• 대한전자공학회논문지SP
• /
• 제45권5호
• /
• pp.43-51
• /
• 2008

이 본문에서는 제안한 H.264/AVC 인코더의 서브 블록인 Inter prediction 블록, Intra prediction 블록, 디블로킹 필터블록, Transform & Quantization 블록에 대한 저전력 구조를 FPGA로 구현하였다. Inter/Intra prediction블록에서는 분산연산방식을 통해 가산기의 수륵 줄여 60.2%의 면적감소효과를 나타내었으며, 디블로킹 필터블록에서는 하드웨어 공유를 위한 MUX를 사용하여 덧셈연산의 수를 44.3%감소시켰다. 또한, Transform & Quantization 블록에 사용되는 곱셈연산을 CSD와 CSS방식으로 수행하여 면적을 그게 차지하는 곱셈기를 사용하지 않았다. 제안된 저전력 IP들을 사용하여 FPGA(Field Programmable Gate Array)와 ARM 프로세서 기반의 H.264/AVC 인코더를 구현하였다. Baseline Profile을 사용하였고 FPGA와 ARM프로세서가 연동하는 Platform으로 구현하였다. Platform을 사용한 H.264/AVC 인코더 구현을 통하여 제안된 각각의 저전력 IP들이 효율적으로 H.264/AVC 인코더 SoC에서 사용될 수 있음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제39권6호
• /
• pp.59-68
• /
• 2002

본 논문에서는 블록 효과(blocking effect)가 없고, 압축성능 또한 높아 영상압축을 포함한 여러 응용 분야에서 널리 사용되고 있는 2차원 이산 웨이블렛 변환(DWT, Discrete Wavelet Transform) 필터를 설계하였다. 필터로는 4개의 필터 탭을 갖는 Two-channel QMF(Quadrature Mirror Filter) PR(Perfect Reconstruction) Lattice 필터를 사용하였다. 제안된 DWT 아키텍쳐는 단순하지만 효과적인 스케줄링 기법을 이용하여 설계되어 최소의 하드웨어(곱셈기, 덧셈기, 레지스터 등)로 구성되었고, 이 아키텍쳐에 두 개의 연속적인 입력이 동시에 제공되면 효율적으로 2차원 DWT를 수행함을 보였다. 제안된 아키텍쳐는 RTL 레벨 시뮬레이션을 통해 검증되었고, 100% 하드웨어 이용도(utilization)를 나타낸다. 다른 연구 결과들과 비교하였을 때 최소의 하드웨어를 사용하여 상대적으로 높은 수행능력을 보였다. 효과적인 메모리 매핑 방법과 그를 위한 주소 발생 방법이 제안되었으며, 고정 소수점 연산 시에 발생하는 에러를 분석하여 적절한 양자화 비트를 결정하기 위한 다양한 시뮬레이션과 성능이 분석되었다.

• 한국통신학회논문지
• /
• 제34권12C호
• /
• pp.1167-1176
• /
• 2009

본 논문에서는 OFDM(Orthogonal Frequency Division Multiplexing) 송신단에서 IFFT 를 수행한 후 Cyclic Prefix를 첨부하여 OFDM 심볼을 생성하는데 필요한 지연을 감소시킬 수 있는 IFFT(Time shifted DIT IFFT)의 구조를 제안하고, IEEE 802.16e Mobile WiMax OFDMA/TDD규격에 적합한, 1024크기의 FFT에 1/8 cyclic prefix를 가지는 시스템의 송신단 IFFT를 VHDL로 설계한 결과를 제시한다. 본 논문에서 제안하는 IFFT는 OFDM송신단의 지연을 줄이기 위하여 IFFT에 역비트(Bit-Reversed) 순서로 데이터를 입력하고, FFT의 Frequency Translation 특징을 이용해 IFFT의 출력이 cyclic prefix의 길이만큼 시간영역 쉬프트(Time-shift) 되어 나오도록 구현되었다. 이 과정은 cyclic prefix의 길이 특성을 이용하여 부가적인 복소곱셈기(Complex Multiplier)없이 구현되었고, OFDM 송신단의 지연과 함께 IFFT 결과를 저장하는 메모리의 크기도 줄일 수 있다. 송신단의 최종 출력이 통상적인 OFDM 심볼과 완전히 동일하기 때문에 전체 시스템의 성능에도 영향을 미치지 않는다.

• 한국정보통신학회논문지
• /
• 제24권7호
• /
• pp.956-962
• /
• 2020

최근 임베디드 시스템에서 사용되는 데이터의 크기가 증가함에 따라, 대용량의 데이터를 안전하게 수신하기 위한 ECC (Error Correction Code) 복호화 연산의 필요성이 강조되고 있다. 본 논문에서는 GPU가 내장된 임베디드 시스템에서 해밍 코드를 사용하여 ECC 복호화를 할 때, 신드롬 벡터를 계산하는 연산의 수행을 가속할 방법을 제안한다. 제안하는 가속화 방법은, 복호화 연산의 행렬-벡터 곱셈이 희소 행렬을 나타내는 자료 구조 중 하나인 CSR (Compressed Sparse Row) 형식을 사용하고, GPU의 CUDA 커널에서 병렬적으로 수행되도록 한다. 본 논문에서는 GPU가 내장된 실제 임베디드 보드를 사용하여 제안하는 방법을 검증하였고, 결과는 GPU 기반으로 가속된 ECC 복호화 연산이 CPU만을 사용한 경우에 비하여 수행 시간이 감소하는 것을 보여준다.

• 한국통신학회논문지
• /
• 제30권5C호
• /
• pp.344-354
• /
• 2005

본 논문에서는 JPEG2000을 위한 새로운 리프팅 구조를 제안하고 ASIC으로 구현하였다. 동일한 구조의 반복적인 연산을 통해서 수행되는 리프팅의 특성을 이용하여 단위 연산을 수행할 수 있는 셀을 제안하고 이를 확장하여 전체 리프팅을 재구성하였다. 먼저, 리프팅 연산의 동작 순서를 분석하고 하드웨어의 구현을 고려한 인과성을 부여한 후 단위 셀을 최적화하였다. 제안한 셀의 단순한 확장을 통해서 리프팅 커널을 구성하고, 이를 이용하여 Motion JPEG2000을 위한 리프팅 프로세서를 구현하였다. 구현한 리프팅 커널은 최대 $1024{\times}1024$ 크기의 타일(Tile)을 수용할 수 있고, (9,7)필터를 이용한 손실압축과 (5,3)필터를 이용한 무손실압축을 모두 지원한다. 또한 입력 데이터율과 동일한 출력율을 가지고, 일정 대기지연 시간이후 4가지 부대역(LL, LH, HL, HH)의 웨이블릿 계수들을 연속적으로 동시에 출력할 수 있다. 구현한 리프팅 프로세서는 SAMSUNG의 $0.35{\mu}m$ CMOS 라이브러리를 이용하여 ASIC 과정을 거쳤다. 약 9만개의 게이트를 사용하고, 곱셈기로 사용된 매크로 셀에 따라 차이는 있지만 약 150MHz 이상의 속도에서 안정적으로 동작이 가능하였다. 최종적으로 기존의 연구 및 상용 IP와의 비교에서도 종합적으로 우수한 성능을 보이는 것을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제30권7C호
• /
• pp.647-657
• /
• 2005

본 논문에서는 JPEG2000을 위한 새로운 리프팅 구조를 제안하고 ASIC으로 구현하였다. 동일한 구조의 반복적인 연산을 통해서 수행되는 리프팅의 특성을 이용하여 단위 연산을 수행할 수 있는 셀을 제안하고 이를 확장하여 전체 리프팅을 재구성하였다. 먼저, 리프팅 연산의 동작 순서를 분석하고 하드웨어의 구현을 고려한 인과성을 부여한 후 단위 셀을 최적화하였다. 제안한 셀의 단순한 확장을 통해서 리프팅 커널을 구성하고, 이를 이용하여 Motion JPEG2000을 위한 리프팅 프로세서를 구현하였다. 구현한 리프팅 커널은 최대 1024$\times$1024 크기의 타일 (Tile)을 수용할 수 있고, (9,7)필터를 이용한 손실압축과 (5,3)필터를 이용한 무손실압축을 모두 지원한다. 또한 입력 데이터율과 동일한 출력율을 가지고, 일정 대기지연 시간이후 4가지 부대역(LL, LH, HL, HH)의 웨이블릿 계수들을 연속적으로 동시에 출력할 수 있다. 구현한 리프팅 프로세서는 SAMSUNG의 0.35$\mu$m CMOS 라이브러리를 이용하여 ASIC 과정을 거쳤다. 약 9만개의 게이트를 사용하고, 곱셈기로 사용된 매크로 셀에 따각 차이는 있지만 약 150MHz 이상의 속도에서 안정적으로 동작이 가능하였다. 최종적으로 기존의 연구 및 상용 IP와의 비교에서도 종합적으로 우수한 성능을 보이는 것을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제36권12B호
• /
• pp.1574-1585
• /
• 2011

본 논문에서 지능형 안전 자동차 시스템을 위해 연산량를 줄인 속도 제한 표지판 실시간 인식 방법을 제안한다. 제안된 방법은 관심영역의 전체 픽셀 정보를 특징으로 사용한 기존 방법의 큰 연산량을 줄이기 위해 적은 수의 DCT 계수를 선택하고, 격자구조로 분할된 영상에 대해 Block-DCT를 이용하여 산술 연산을 효과적으로 줄였다. 제안된 알고리듬은 연산량을 줄이기 위해 제안된 상관계수와 분산을 이용한 판별식에 따라 DCT 계수를 선택하고 이를 선형 판별법과 Mahalanobis Distance를 이용하여 속도 제한 표지판을 인식한다. 인식 성능을 높이기 위해 연속 프레임의 누적 분류 결과를 사용한다. 실험 결과 연속된 프레임에 대하여 100.0 %의 인식률을 보이며 기존 방식 대비 곱셈 연산량은 69.3 %, 덧셈은 67.9 % 감소를 확인할 수 있었다.

• 한국학교수학회논문집
• /
• 제11권1호
• /
• pp.97-115
• /
• 2008

고등학교 수학 수업에서는 실수 전체의 집합에서 뺄셈은 빼는 수의 덧셈의 역원을 더하고 나눗셈은 나누는 수의 곱셈의 역원을 곱하는 형식적인 관점으로 다룬다. 본 논문에서는 정수의 사칙계산 지도에 있어서 중학교 수학 수업에서 사용되는 직관적 모델(수직선 모델, 셈돌 모델)과 고등학교 수학 수업에서 제시되는 형식적 관점과의 연계에 대하여 논의하고자 한다. 직관적 모델을 이용하여 정수의 뺄셈을 덧셈을 이용하여 나타내는 방법의 의미를 재조명하고 이를 바탕으로 (음수)${\times}$(음수)가 양수임을 지도하는 새로운 방안을 제안하고자 한다. 직관적 모델의 일관성 있는 활용에 바탕을 두고 Treffers(1986)와 Freudenthal(1991)이 제안한 수평적 수학화(horizontal mathematization)의 과정을 통하여 정수의 사칙계산을 지도하는 이 방법은 중학교와 고등학교에서 정수의 사칙계산 수업에 참여하는 교사와 학생들 모두에게 나타날 수 있는 단절(박임숙, 2001)을 제거할 수 있는 방안이 될 것이다. 또 이것은 중 고등학교에서 다루는 수 체계들이 대학과정 대수학에서 다루는 추상적인 수 체계(group, ring, field)와 계통성을 가진 하나의 개념구조를 형성한다는 사실을 학생들이 인지할 수 있는 밑바탕이 될 것이다.

• 한국수학교육학회지시리즈C:초등수학교육
• /
• 제20권3호
• /
• pp.205-224
• /
• 2017

싱가포르의 초등학교 수학과 교육과정에서 문제 해결 능력의 향상을 위한 시각적 도구로써 모델 메소드가 적용된다. 그러나 모델 메소드가 실제 싱가포르의 초등학교 수학 교과서에 어떻게 적용되고 있는지 살펴본 연구는 많지 않다. 이에 본 연구에서는 싱가포르의 초등학교 수학과 교육과정에서 모델 메소드와 관련된 내용을 추출하고, 교과서에 적용된 모델 메소드의 특징을 분석하였다. 구체적으로 모델 메소드가 적용된 단원 및 차시의 특징, 수와 연산별 도입 및 적용의 특징을 추출하여 모델 메소드가 어떤 목적으로 어떻게 적용되고 있는지 살펴보았다. 분석 결과, 모델 메소드는 연산이나 문장제와 관련된 단원과 차시에 적용되고, 자연수, 분수, 소수로 적용 범위가 확대된다. 연산의 종류 측면에서 살펴보면 1~2학년에서는 덧셈과 뺄셈에만 적용하고, 3학년 이후에 곱셈과 나눗셈에 확대 적용하여 단계적이고 체계적으로 적용된 모습을 볼 수 있다. 또한 문제 해결 과정의 모든 단계에 명시적으로 적용하고 있다. 이러한 분석 결과를 바탕으로 문제의 구조를 탐색할 수 있는 하나의 모델을 교과서 전체에 일관되고 체계적으로 적용하는 것에 대한 시사점을 논의하였다.