• 제목/요약/키워드: 고속 스위칭 회로

검색결과 88건 처리시간 0.024초

조명용 고출력 백색 LED와 프레넬 렌즈를 이용한 가시광 통신 성능연구 (Performance Investigation of Visible Light Communication Using Super Bright White LED and Fresnel Lens)

  • 김민수;손경락
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제39권1호
    • /
    • pp.63-67
    • /
    • 2015
  • 백색 발광 다이오드는 조명과 통신이 동시에 가능하여 많은 주목을 받고 있다. 본 논문에서는 고출력 백색 LED와 저가형 광 다이오드, 프레넬 렌즈로 구성된 가시광 통신의 특성을 연구하였다. LED 구동회로는 고전력 MOSFET과 MOSFET 전용 구동칩을 사용하여 LED가 고속으로 온오프 되게 스위칭 하였다. 사용한 LED의 대역폭은 8 MHz로 측정되었다. 그러나 실내 조명환경을 고려한 500 lx 조도 하에서 통신 속도는 PIN 광 다이오드인 SFH213의 낮은 스펙트럼 감도와 낮은 신호전력으로 인해 1 Mbps까지만 가능하였다. 시스템 대역폭을 확장하기 위하여 프레넬 렌즈를 적용한 경우 수신단의 PIN 광 다이오드에 LED의 집광된 광 전력이 입사되도록 하여 LED의 대역폭까지 변조될 수 있었다. 프레넬 렌즈에 의한 신호대 잡음비는 40 dB 이상 향상되었다.

l0b 150 MSample/s 1.8V 123 mW CMOS 파이프라인 A/D 변환기 (A l0b 150 MSample/s 1.8V 123 mW CMOS A/D Converter)

  • 김세원;박종범;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제41권1호
    • /
    • pp.53-60
    • /
    • 2004
  • 본 논문에서는 샘플링 주파수보다 더 높은 입력 대역폭을 얻기 위해서 개선된 부트스트래핑 기법을 적용한 l0b 150 MSample/s A/D를 제안한다. 제안하는 ADC는 다단 파이프라인 구조를 사용하였고, MDAC의 캐패시터 수를 $50\%$로 줄이는 병합 캐패시터 스위칭 기법을 적용하였으며, 저항 및 캐패시턴스의 부하를 고속에서 구동할 수 있는 기준 전류/전압 발생기와 고속 측정이 용이한 decimator를 온-칩으로 구현하였다. 제안하는 ADC 시제품은 0.18 um IP6M CMOS 공정을 이용하여 설계 및 제작되었고, 시제품 ADC의 측정된 DNL과 INL은 각각 $-0.56{\~}+0.69$ LSB, $-1.50{\~}+0.68$ LSB 수준을 보여준다. 또한, 시제품 측정결과 150 MSample/s 샘플링 주파수에서 52 dB의 SNDR을 얻을 수 있었고, 입/출력단의 패드를 제외한 시제품 칩 면적은 2.2 mm2 (= 1.4 mm ${\times}$ 1.6 mm)이며, 최대 동작 주파수인 150 MHz에서 측정된 전력 소모는 123 mW이다.

UWB 시스템을 위한 1.8V 8-bit 500MSPS 저 전력 CMOS D/A 변환기의 설계 (Design of an 1.8V 8-bit 500MSPS Low-Power CMOS D/A Converter for UWB System)

  • 이준홍;황상훈;송민규
    • 대한전자공학회논문지SD
    • /
    • 제43권12호
    • /
    • pp.15-22
    • /
    • 2006
  • 본 논문에서는 UWB(Ultra Wide Band)통신시스템을 위한 1.8V 8-bit 500MSPS의 D/A 변환기를 제안한다. 전체적인 D/A 변환기의 구조는 높은 선형성과 낮은 글리치 특성을 갖는 상위 6-MSB(Most Significant Bit) 전류원 매트릭스(Current Cell Matrix)와 하위 2-LSB(Least Significant Bit) 전류원 매트릭스로 구성된 2단 매트릭스 구조로 설계하였다. 또한 동일한 지연시간을 갖는 Thermometer Decoder와 고속 동작에서 전력을 최소화하기 위한 저 전력 스위칭 디코더(Current Switching Decoder Cell)를 제안함으로서 D/A 변환기의 고속 동작에서 성능을 향상시켰다 설계된 DAC는 1.8V의 공급전압을 가지는 TSMC $0.18{\mu}m$ 1-poly 6-metal N-well CMOS 공정으로 제작되었으며, 제작된 D/A 변환기의 측정결과, 매우 우수한 동적성능을 확인하였다. 500MHz 샘플링 클럭 주파수와 50MHz의 출력신호에서 SFDR은 약 49dB, INL과 DNL은 각각 0.9LSB, 0.3LSB 이하로 나타났으며, 이 때의 전력소비는 약 20mW로 기존의 8-bit D/A변환기에 비해 매우 낮음을 확인 할 수 있었다 D/A 변환기의 유효 칩 면적은 $0.63mm^2(900um{\times}700um)$이다.

다상 필터 뱅크 기반의 위성 중계시스템을 위한 항재밍 기법의 연구 (A Nulling Anti-Jamming Scheme for the Polyphase Filter Bank-Based Satellite Repeat System)

  • 오진오;임성빈;고현석
    • 대한전자공학회논문지TC
    • /
    • 제49권7호
    • /
    • pp.39-47
    • /
    • 2012
  • 위성 통신은 광대역성과 광역성이 결합되어 신호를 고속으로 전송할 수 있으며 위성의 빔 커버리지 범위에 있는 지역이면 어디에나 전파 송수신이 가능하고 다수의 사용자에게 동시에 통신이 가능하여 정보전달의 훌륭한 기간 통신망으로 이용되고 있다. 위성 통신은 개방된 채널을 사용하므로 원하지 않는 간섭신호인 재밍이 발생하기 쉽다. 본 논문에서는 고속 데이터 전송이 가능하고 대역폭 효율이 우수하여 DVB-S2에 표준으로 채택된 APSK 방식을 사용하였고, 재밍이 존재하는 환경에서도 신뢰성 있는 통신을 할 수 있도록 서로 다른 대역을 포함한 부채널별 스위칭 및 이득 조정이 가능하고 재밍을 효율적으로 제거할 수 있는 통신 위성 중계기 구조로 다상 필터 뱅크를 적용하였다. 또한, 재밍 제거를 위해 다양한 항재밍 기법들 중에서 다상 필터 뱅크 분석구조를 통과한 신호들 중에서 원하지 않는 재밍 신호 성분은 주파수 영역에서 제거하는 널링 기법을 제안하여 톤 재밍이 있는 환경과 톤 신호가 여러개가 연속적으로 들어오는 부분대역 재밍이 있는 환경에서 BER과 EVM으로 성능평가를 하였다. 그 결과, 제안한 항재밍 기법은 널링 기법을 사용하지 않았을 때보다 BER과 EVM성능이 향상됨을 확인하였다.

높은 SFDR을 갖는 2.5 V 10b 120 MSample/s CMOS 파이프라인 A/D 변환기 (A 2.5 V 10b 120 MSample/s CMOS Pipelined ADC with High SFDR)

  • 박종범;유상민;양희석;지용;이승훈
    • 전자공학회논문지SC
    • /
    • 제39권4호
    • /
    • pp.16-24
    • /
    • 2002
  • 본 논문에서는 높은 해상도와 고속 신호 샘플링을 위해 병합 캐패시터 스위칭(merged-capacitor switching:MCS) 기법을 적용한 10b 120 MSample/s CMOS 파이프라인 A/D 변환기(analog-to- digital converter:ADC) 회로를 제안한다. 제안하는 ADC의 전체 구조는 응용되는 시스템의 속도, 해상도 및 면적 등의 사양을 고려하여 다단 파이프라인 구조를 사용하였고, MDAC(multiplying digital-to- analog converter)의 캐패시터 수를 50 %로 줄임으로써 해상도와 동작 속도를 동시에 크게 향상시킬 수 있는 MCS 기법을 적용하였다. 제안하는 ADC는 0.25 um double-poly five-metal n-well CMOS 공정을 이용하여 설계 및 제작되었고, 시제품 ADC의 DNL(differential nonlinearity)과 INL(integral nonlinearity)은 각각 ${\pm}$0.40 LSB, ${\pm}$0.48 LSB 수준을 보여준다. 100 MHz와 120 MHz 샘플링 주파수에서 각각 58 dB와 53 dB의 SNDR(signal-to-noise-and-distortion ratio)을 얻을 수 있었고, 100 MHz 샘플링 주파수에서 입력 주파수가 나이퀴스트(Nyquist) 입력인 50 MHz까지 증가하는 동안 54 dB 이상의 SNDR과 68 dB 이상의 SFDR(spurious-free dynamic range)을 유지하였다. 입출력단의 패드를 제외한 칩 면적은 3.6 $mm^2$(= 1.8 mm ${\times}$ 2.0 mm)이며, 최대 동작 주파수인 120 MHz 클럭에서 측정된 전력 소모는 208 mW이다.

보정기법 없이 채널 간 오프셋 부정합을 최소화한 2x Interleaved 10비트 120MS/s 파이프라인 SAR ADC (A Non-Calibrated 2x Interleaved 10b 120MS/s Pipeline SAR ADC with Minimized Channel Offset Mismatch)

  • 조영세;심현선;이승훈
    • 전자공학회논문지
    • /
    • 제52권9호
    • /
    • pp.63-73
    • /
    • 2015
  • 본 논문에서는 특별한 보정기법 없이 채널 간 오프셋 부정합 문제를 최소화한 2채널 time-interleaved (T-I) 구조의 10비트 120MS/s 파이프라인 SAR ADC를 제안한다. 제안하는 ADC는 4비트-7비트 기반의 2단 파이프라인 구조 및 2채널 T-I 구조를 동시에 적용하여 전력소모를 최소화하면서 빠른 변환속도를 구현하였다. 채널 간에 비교기 및 잔류전압 증폭기 등 아날로그 회로를 공유함으로써 일반적인 T-I 구조에서 선형성을 제한하는 채널 간 오프셋 부정합 문제를 추가적인 보정기법 없이 최소화할 뿐만 아니라 전력소모 및 면적을 감소시켰다. 고속 동작을 위해 SAR 로직에는 범용 D 플립플롭 대신 TSPC D 플립플롭을 사용하여 SAR 로직에서의 지연시간을 최소화하면서 사용되는 트랜지스터의 수도 절반 수준으로 줄임으로써 전력소모 및 면적을 최소화하였다. 한편 제안하는 ADC는 기준전압 구동회로를 3가지로 분리하여, 4비트 및 7비트 기반의 SAR 동작, 잔류전압 증폭 등 서로 다른 스위칭 동작으로 인해 발생하는 기준전압 간섭 및 채널 간 이득 부정합 문제를 최소화하였다. 시제품 ADC는 고속 SAR 동작을 위한 높은 주파수의 클록을 온-칩 클록 생성회로를 통해 생성하였으며, 외부에서 duty cycle을 조절할 수 있도록 설계하였다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.69LSB, 0.77LSB이며, 120MS/s 동작속도에서 동적 성능은 최대 50.9dB의 SNDR 및 59.7dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.36mm^2$이며, 1.1V 전원전압에서 8.8mW의 전력을 소모한다.

ATM ABR의 공평성들을 위한 새로운 스케쥴링 알고리즘 (New Scheduling Algorithm for Fairness Criteria of ATM ABR)

  • 정경택;박준성;박현;전병실
    • 대한전자공학회논문지TC
    • /
    • 제39권4호
    • /
    • pp.188-200
    • /
    • 2002
  • WRR 스케줄링 알고리즘은 계산의 단순성과 저 비용 구현의 장점을 가지고 있어서 고속 패킷 스위칭 네트워크에서 널리 쓰이고 있지만 버스티한 트래픽에 대해서는 입력 트래픽을 일정 비율로 스케쥴링하기 때문에 효율성이 낮다는 문제점이 있다. 또한, WRR 알고리즘은 ABR 서비스 클래스의 공정성 기준인 MCR plus equal share와 Maximum of MCR or Max-Min share 공평성을 만족시키지 못한다. 또한 Nabeshima et al의 기법은 여분 대역에 대한 weight 값을 보정하지 않고 RR 방식으로 각 VC에 할당을 해주기 때문에 네트워크의 변화에 신속하게 적응하지 못할 뿐 만 아니라 대역폭을 효율적으로 이용하지 못한다. 따라서 ABR 서비스를 위한 공평성 기준을 만족시키고 빠르게 적응할 수 있는 스케줄링 알고리즘이 필요하다. 본 논문에서는 ABR 서비스를 위한 6가지 공평성 기준들 중 MCR plus equal share와 Maximum of MCR or Max-Min share 두 기준을 만족시키는 스케줄링 알고리즘을 제안한다. 제안된 알고리즘이 공평성 기준을 만족시키고, 네트워크 자원을 각 ABR VC들에게 신속하고 공평하게 할당해 주는지를 컴퓨터 시뮬레이션을 통하여 WRR, Nabeshima et al 알고리즘들과 비교, 분석한다.

휴대폰에서의 홍채인식을 위한 고속 홍채검출에 관한 연구 (A Study on Fast Iris Detection for Iris Recognition in Mobile Phone)

  • 박현애;박강령
    • 대한전자공학회논문지SP
    • /
    • 제43권2호
    • /
    • pp.19-29
    • /
    • 2006
  • 최근 휴대폰에서 개인 정보 보안의 중요성이 대두되고 있으며, 이에 따라 생체인식 기능이 내장된 휴대폰에 관심이 집중되고 있다. 그러므로 본 논문에서는 휴대용 기기에 홍채인식기술을 적용하기 위한 방법을 제안한다 기존의 홍채 인식 알고리즘에서는 고 배율의 줌 렌즈(zoom lens)와 초점렌즈(focus lens)를 사용하여 홍채인식에 사용될 확대된 홍채영상을 획득하였다. 이와 같이 이 전에 휴대폰에 홍채인식기술을 적용하기 위해서는 줌 렌즈와 초점렌즈를 추가 장착하여야 했으며, 이는 가격 상승과 부피 증가의 문제를 발생시켰다. 그러나 최근 휴대폰의 멀티미디어 기기 융 복합 추세로 인해 휴대폰 내에 장착된 메가픽셀 카메라(Mega-pixel Camera)의 성능이 급속히 발전함에 따라, 고 배율의 줌 렌즈 및 초점렌즈(zoom & focus lens) 없이도 확대된 홍채영상의 획득이 가능하게 되었다. 즉, 메가 픽셀 카메라 폰을 사용하여 사용자로부터 원거리에서 취득한 얼굴영상에서의 홍채영역이 홍채인식을 수행하기 위한 충분한 픽셀정보를 가지게 되었다. 본 논문에서는 이러한 얼굴영상에서 각막에 반사된 조명 반사광을 기반으로 휴대폰에서의 홍채인식을 위한 고속 홍채검출 방법을 제안한다. 또한 눈, 카메라, 조명 모델을 기반으로 각막에 반사된 조명반사광의 밝기와 크기를 추정하는 이론적 배경을 제안하며, 입력영상에서 태양광의 존재 유무와 광학적으로 또는 피사체의 움직임에 의해 반사된 흐림 현상 (Optical & Motion blur)을 판별하기 위해 조명을 연속적으로 On/Off 시키는 방법을 제안한다. 실험결과, 삼성 SCH-S2300(150MHz의 ARM 9 CPU) 휴대폰에서 홍채 영역 추출 총 수행시간은 평균 65ms이었고, 홍채 검출 성공률은 태양광이 존재하지 않는 실내에서 99%, 태양광이 존재하는 실외에서 98.5%였다._{SSH}$ 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력감소는 I/O의 bit width가 증가하면 더욱 더 중요해질 것으로 예상할 수 있다.어 자료 형태를 32.4%의 순으로 개발을 희망하였다. 다섯째, 주로 사용하는 웹 사이트는 가정과 교사나 교과 연구회에서 운영하는 사이트를 46.2%, 에듀넷이나 한국교육학술정보원(KERIS) 사이트는 30.8%가 활용하는 것으로 나타났다. 또한 학습 자료 개발은 제작 능력이 있는 가정과 교사들이 교과 연구회를 만들어 공동으로 제작 할 수 있기를 희망하고 있었다. 시대적인 변화와 교육 환경의 변화로 웹 콘텐츠 자료를 활용한 교수 학습 방법이 중요한 도구로 인식되고 있다. 특히 가정 교과는 일상생활에 필요한 기초적인 경험을 실생활과 접목시켜 종합적으로 다루는 교과이기 때문에 다양하고 창의적인 콘텐츠가 절실히 요구되는 실정이다. 본 연구의 결과들에서 제시한 여러 가지 사항들을 고려하여 웹 콘텐츠 자료 활용과 개발이 이루어진다면 보다 효율적인 교수 학습이 이루어질 것으로 기대된다.변연계통과 대뇌겉질 전체에 영향을 미칠 것으로 여겨지는데, 본 실험에서는 네 종류의 바닥핵들, 즉 꼬리핵, 줄무늬체바닥핵, 중격옆핵 및 중격핵과 관련된 신경연접들을 관찰하였으며, 그 결과를 문헌 고찰한 결과 변연계통과 줄무늬체계통이 앞뇌의 바닥에 있는 신경핵들에서 형태학적 교차연결을 통해 정서와 마음의 상태를 행동과 대응으로 표현하는 중요한 신경회로가 존재함을 제안하였다.腎臟組織)에서 더많이 발생되었다. 틸라피아의 신사구체(腎絲球體)는 담수(淡水)에서 10%o의 해수(海水)로 이주된지 14일(日) 이후에 신장(腎臟)에서 수축된 것으로 나타났다. 30%o의 해수(海水)에 적응(適應)된 틸라피아의 평균 신사구체(腎絲球體)의 면적은 담수(淡水)에 적응된 개체의 면적보다