• 제목/요약/키워드: 게이트 시뮬레이션

검색결과 418건 처리시간 0.025초

6LoWPAN 노드와 외부 노드의 통신 시에 오버헤드 감소 방법 (Overhead Reduction Methods in Communication between 6LoWPAN and External Node)

  • 최대인;;박종탁;강현국
    • 한국통신학회논문지
    • /
    • 제36권5B호
    • /
    • pp.437-442
    • /
    • 2011
  • 6LoWPAN은 IETF Working Group으로 IEEE 802.15.4 상에서 IPv6 패킷을 전송하는 기술의 표준화를 진행하고 있다. 6LoWPAN WG은 현재 2개의 RFC 문서를 제정하였다. 이 중에 RFC 4944는 단편화, 재조립, 헤더 압축의 기술이 포함되어 있다. 본 논문은 6LoWPAN 노드가 외부 노드와 통신 할 경우에 효율적인 통신 메카니즘을 제안 한다. 이 통신 메카니즘은 6LoWPAN과 외부 네트워크 사이의 게이트웨이가 각 노드 사이에서 프락시 게이트웨이처럼 동작하는 방법을 사용 하였다. 성능 비교 및 분석을 위하여 QualNet으로 시뮬레이션을 하였다. 이를 통하여 제안한 메카니즘과 기존의 RFC 4944의 방법을 비교하여 성능이 향상되었음을 확인하였다.

이중게이트 MOSFET에서 채널도핑분포의 형태에 따른 문턱전압특성분석 (Analysis of Channel Doping Profile Dependent Threshold Voltage Characteristics for Double Gate MOSFET)

  • 정학기;한지형;이재형;정동수;이종인;권오신
    • 한국정보통신학회논문지
    • /
    • 제15권6호
    • /
    • pp.1338-1342
    • /
    • 2011
  • 본 연구에서는 차세대 나노소자인 DGMOSFET에서 발생하는 단채널효과 중 하나인 문턱전압특성에 대하여 분석하고자 한다. 특히 포아송방정식을 풀 때 전하분포를 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 이때 가우시안 함수의 변수인 이온주입범위 및 분포편차에 대하여 문턱전압의 변화를 관찰하고자 한다. 포아송방정식으로 부터 해석학적 전위분포 모델을 구하였으며 이를 이용하여 문턱전압을 구하였다. 문턱전압은 표면전위가 페르미전위의 두배가 될 때 게이트 전압으로 정의되므로 표면전위의 해석학적 모델을 구하여 문턱전압을 구하였다. 본 연구의 모델이 타당하다는 것을 입증하기 위하여 포텐셜 분포값을 수치해석학적 값과 비교하였다. 결과적으로 본 연구에서 제시한 포텐셜모델이 수치해석학적 시뮬레이션모델과 매우 잘 일치하였으며 DGMOSFET의 도핑분포 함수의 형태에 따라 문턱전압 특성을 분석하였다.

모바일 볼륨 가시화 시스템 개발 (Development of Mobile Volume Visualization System)

  • 박상훈;김원태;임인성
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제12권5호
    • /
    • pp.286-299
    • /
    • 2006
  • 모델링 시뮬레이션 그리고 센서 장비 기술의 지속적인 발전으로 최근에 매우 높은 해상도를 갖는 방대한 크기의 볼륨 데이타들이 일반화되고 있다. 과학적 가시화 분야에서, 이러한 데이타를 고성능 병렬 컴퓨터를 사용하여 효과적으로 가시화하기 위한 다양한 대화식 실시간 기법들이 제안되어 왔다. 본 논문에서는 모바일 클라이언트, 게이트웨이, 병렬 렌더링 서버로 구성되는 모바일 볼륨 가시화 시스템의 개발에 관해 설명한다. 모바일 클라이언트는 병렬 렌더링 서버에게 전달할 렌더링 / 뷰잉 파라미터를 설정할 수 있는 기능뿐만 아니라, 관심이 있는 특정 영역을 점진적으로 높은 해상도의 영상을 이용해 탐색할 수 있는 기능을 제공한다. 게이트웨이는 안정적인 서비스를 위해 모바일 클라이언트와 병렬 렌더링 서버 사이에서 주고받는 요청과 응답을 관리하는 역할을 한다. 병렬 렌더링 서버는 클라이언트로부터 전달받은 렌더링 컨텍스트를 이용하여 정의된 특정 부분 볼륨을 가시화하고, 고해상도의 최종 영상을 클라이언트에게 되돌려 주는 작업을 수행한다. 제안된 시스템은 PDA를 갖고 있는 여러 사용자가 협력작업(CSCW) 모드를 통해 동시에 볼륨 데이타 가운데 공통으로 관심을 갖는 특정 부분, 렌더링 컨텍스트, 그리고 최종 영상을 공유할 수 있도록 설계되었다.

명령어 레벨의 비동기식 프로세서 소비 전력 모델 (Instruction-level Power Model for Asynchronous Processor)

  • 이제훈
    • 한국산학기술학회논문지
    • /
    • 제13권7호
    • /
    • pp.3152-3159
    • /
    • 2012
  • 본 논문은 비동기식 프로세서를 위한 새로운 명령어 레벨 소비 전력 모델을 제안한다. 최근까지 SoC에 내장되는 프로세서의 소비 전력을 예측하기 위한 다양한 소비 전력 모델들이 제안되었으나, 모두 동기식 프로세서들을 타겟으로 구현되었기 때문에 비동기식 프로세서에 적용할 경우 정확성이 떨어진다. 이러한 문제를 해결하기 위하여 비동기식 회로의 동작 특성을 반영한 새로운 비동기식 프로세서 소비 전력 모델을 제안하였다. 제안된 소비 전력 모델은 비동기식 8051 프로세서, A8051의 소비 전력 특성을 반영하여 구현되었고 게이트 레벨의 합성한 결과를 이용한 소비 전력 예측 결과와 비교하여 성능 평가를 수행하였다. 제안된 소비 전력 모델의 예측 결과는 게이트 레벨의 소비전력 측정 결과와 비교하여 90.7%의 정확도를 보였고, 1,900 배 이상 시뮬레이션 시간을 단축하였다.

확장성을 고려한 QCA BCD-3초과 코드 변환기 설계 (Design of Extendable BCD-EXCESS 3 Code Convertor Using Quantum-Dot Cellular Automata)

  • 유영원;전준철
    • 한국항행학회논문지
    • /
    • 제20권1호
    • /
    • pp.65-71
    • /
    • 2016
  • 양자점 셀룰라 오토마타 (QCA; quantum-dot cellular automata)는 나노 규모의 크기와 낮은 전력 소비로 각광받고 있으며, CMOS 기술의 규모의 한계를 극복할 수 있는 대체 기술로 떠오르고 있다. 현재까지 QCA상에서 설계된 BCD-3초과 코드는 확장성을 고려하지 않았으며 대규모 회로 설계에는 적합하지 않았다. 이를 해결하기 위해 본 논문에서는 확장성을 고려한 BCD-3초과 코드 회로를 설계한다. 확장이 가능한 구조를 설계하기 위해 확장된 교차부 구조를 이용하여 입력과 출력의 흐름을 제어하고, 출력되는 값들의 동기화를 위해 5입력 다수결 게이트를 이용한다. 설계한 구조에 대해 QCADesigner를 이용하여 시뮬레이션을 수행한 후 그 결과에 대해 유효성을 검증한다. 제안된 구조는 기존의 URG BCD-3초과 코드변환기와 비교하여 32개의 게이트를 줄이며 빈 공간의 비율 또한 7% 감소시켰다. 또한 확장성이 고려되지 않은 기존의 QCA BCD-3초과 코드 변환기가 회로 확장 시 필요한 7개의 클럭을 1개의 클럭으로 줄였다.

DGMOSFET의 채널두께에 따른 문턱전압이하영역에서의 전송특성분석 (Analysis of subthreshold region transport characteristics according to channel thickness for DGMOSFET)

  • 한지형;정학기;이종인;정동수;권오신
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2010년도 추계학술대회
    • /
    • pp.737-739
    • /
    • 2010
  • 본 연구에서는 MicroTec4.0을 이용하여 더블게이트 MOSFET의 문턱전압이하특성을 채널두께의 변화에 따라 분석하였다. 소자의 고집적을 위한 특성분석 기술은 빠른 변화를 보이고 있다. 이에 따라 고집적 소자의 특성을 시뮬레이션을 통하여 이해하고 이에 맞게 제작하는 기술은 매우 중요한 과제 중의 하나가 되었다. 더블게이트 MOSFET에서 산화막 두께와 채널 두께는 문턱전압의 크기를 결정하며 Ss(Subthreshold swing)에 커다란 영향을 미친다. 본 연구에서는 채널의 두께를 1nm에서 3nm까지 변화시켜 채널 두께에 따른 문턱전압과 Ss(Subthreshold swing)를 조사하였다.

  • PDF

AlGaN/GaN HEMT의 트랩에 의한 DC 출력 특성 전산모사 (The Impact of traps on the DC Characteristics of AlGaN/GaN HEMT)

  • 정강민;김수진;김재무;김동호;이영수;최홍구;한철구;김태근
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
    • /
    • pp.76-76
    • /
    • 2008
  • 갈륨-질화물(GaN) 기반의 고속전자이동도 트랜지스터(high electron mobility transistor, HEMT)는 최근 마이크로파 또는 밀리미터파 등의 고주파 대역의 통신시스템에 널리 사용되는 전자소자이자, 차세대 고주파용 전력 소자로 각광받고 있다. AlGaN/GaN HEMT에서 AlGaN층과 GaN층의 이종접합 구조(heterostructure)는 두 물질 간의 큰 전도대의 불연속성으로 인해 발생하는 이차원 전자가스(two-dimensional electron gas, 2DEG) 채널을 이용하여 높은 전자이동도, 높은 항복전압 및 우수한 고출력 특성을 얻는 것이 가능하다. 그러나 이린 이론적인 우수한 특성에도 불구하고 실제 AlGaN/GaN HEMT 소자에서는 AlGaN 표면과 AlGaN과 GaN 층 사이 접합면, AlGaN과 GaN 벌크층에 존재하는 트랩의 영향으로 이론보다 낮은 DC 출력 특성을 갖는다. 본 논문에서는 표면, 접합면, 벌크 층에 존재하는 트랩들을 각각의 존재 유무에 따라 시뮬레이션 함으로써 각각의 트랩이 DC 특성에 미치는 영향에 대해서 알아본다. 또한 소스와 게이트, 드레인과 게이트간의 거리에 따라 표면 트랩에 따른 영향과 AlGaN층과 GaN 층의 두께를 변화시켜가면서 각 층의 두께에 따라 벌크 트랩이 DC 특성에 미치는 영향을 알아보았다. 본 논문에서 트랩에 따른 특성의 파악을 위해서 $ATLAS^{TM}$를 이용하여 전산모사 하였다.

  • PDF

Dual-Gate MESFET를 이용한 분포형 주파수 혼합기의 설계 (Design of a Distributed Mixer Using Dual-Gate MESFET's)

  • 오양현;안정식;김한석;이종악
    • 전기전자학회논문지
    • /
    • 제2권1호
    • /
    • pp.15-23
    • /
    • 1998
  • 본 논문에서는 DGFET를 이용한 초고주파용 분포형 믹서가 연구되었다. 분포형 믹서 회로는 게이트, 드레인 전송선로와 입, 출력단에서 정합회로 및 DGFET들로 구성된다. RF와 LO신호가 각 게이트 전송선로의 입력 단에 인가되면, DGFET의 전달 컨덕턴스를 통해 드레인 전송선로로 전달되며, 각 드레인단의 출력된 신호들은 설계에 따라 동위상으로 더해지게 되고, 이러한 형태의 믹서는 변환이득을 개선할 수 있을 뿐만 아니라 각 소자의 임피던스가 전송선로에 흡수되므로 초광대역을 특성을 갖는다. 또한, 보다 높은 주파수까지 광대역 특성을 갖게 하기 위해서 각 전송선로의 입 출력 단에 m-유도 영상 임피던스 개념을 도입하여 입 출력 단을 정합 하였다, 이러한 분포형 믹서를 마이크로스트립 기판 위에 설계 및 제작하였고 광대역 특성 및 변환이득, RF/LO 분리도 등을 컴퓨터 시뮬레이션 및 실험을 통해 검증하였다.

  • PDF

헴트 소자의 해석적 직류 모델 (An Analytical DC Model for HEMT's)

  • 김영민
    • 대한전자공학회논문지
    • /
    • 제26권6호
    • /
    • pp.38-47
    • /
    • 1989
  • 헴트(HEMT) 소자의 순수 해석적 DC모델이 2차원 전하제어 시뮬레이션 결과[4]에 기초하여 제작되었다. 이 모델에서는 2-DEG 채널의 전자 운송 역학에 확산 효과를 추가하였다. 이 확산효과는 기존 1차원 DC모델에서 사용하는 전자 이동도 및 문턱전압을 증가시키는 효과를 가졌음을 보였다. 또한 2-DEG 농도분포함수를 piecewise 선형화하여 HEMT 소자의 subthreshold 특성의 해석적 모델을 추가하였고, 따라서 2-DEG의 채널 두께 및 게이트 용량을 게이트 전압의 함수로 나타내었다. I-V curve의 전류포화영역에서의 기울기를 모델하는데는 gate 밑의 전자포화채널 지역에서의 전자채널두께와 채널길이 변조현상을 함께 고려하였다. Troffimenkoff형의 전장의존 전자이동도를 사용하여 I-V곡선의 포화현상을 모델하였다. 또한 기존 1차원 모델에서 감안되지 않은 2차원 효과가 실제 전류특성곡선에서 매우 중요한 역할을 하며, 이 효과가 효과적으로 1개의 보정상수f로 보상됨을 보였고, 물리적으로 이 상수가 채널 GCA 지역과 채널포화지역 사이에 형성되는 채널천이지역의 전자농도와 관계됨을 보였다.

  • PDF

LOSIM : VLSI의 설계검증을 위한 논리 시뮬레이션 프로그램 (LOSIM : Logic Simulation Program for VLSI)

  • 강민섭;이철동;유영욱
    • 대한전자공학회논문지
    • /
    • 제26권5호
    • /
    • pp.108-116
    • /
    • 1989
  • 본 논문은 mixed level에서 VLSI회로의 논리설계를 검증하기 위한 논리 레벨 시뮬레이터인 LOSM(LOgic SIMulatos)에 대해서 논의한다. 본논문에서는 8개의 신호값과 2개의 신호강도를 이용하여 일반소자, 기능소자, transmission게이트 그리고 tri-state 게이트의 경우 종래의 시뮬레이터$^{[5~6,9]}$보다 정확한 결과를 얻을 수 있는 모델링 방법을 제안한다. LOSIM은 rise delay와 fall delay를 사용하여 주어진 회로에 대한 타이밍 분석과 hazard 분석이 가능하다. Hazard분석 및 검출은 5상태의 신호값과 time queue를 이용한 scheduled time을 이용한다. 개발된 알고리듬은 SUN-3/160 워크그테이션상에서 C-언어를 사용하여 구현되었으며, 정적 RAM셀과 비동기 회로에 대해서 프로그램의 동작 예재로 하였다.

  • PDF