• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.25 no.2
• /
• pp.259-266
• /
• 2021

USB bus not only works with convenience but also transmits data fast and becomes a standard peripheral interface between FPGA development board and personal computer. In this paper FPGA verification system with slave FIFO interface for Cypress FX3 USB 3 bridge chip was implemented. The designed slave FIFO interface consists of host interface module based on FIFO structure, master bus controller and command decoder and supports streaming communication interface for FX3 bridge chip and memory-mapped input and output interface for user design circuit. The ZestSC3 board with Cypress FX3 USB 3 bridge chip and Xilinx Artix FPGA(XC7A35T-1C5G3241) was used to implement FPGA verification system. It was verified that the FPGA verification system for user design circuit operated correctly under various clock frequencies using GUI software developed by visual C# and C++ DLL. The designed slave FIFO interface for FPGA verification system has modular structure and can be applicable to the different user designs with memory-mapped I/O interface.

• 전기의세계
• /
• v.43 no.1
• /
• pp.20-22
• /
• 1994

이동통신은 그 방식이 아날로그든 디지틀이든 같은 기능의 음성신호를 송신하고 수신하는 것이다. 아나로그형은 크게 RF 수신부, RF 송신부, 신호처리부 제어부 그리고 전원부로 나누어 진다. 통화시 송,수신이 동시에 이루어지므로 송신신호와 수신신호가 서로 간섭하지 않도록 정교환 신호 여과기가 필요하다. Philips사의 경우 몇개의 칩으로 RF/IF 변환, 아나로그 신호처리 그리고 신호제어를 할 수 있도록 설계하였고 몇몇 선두회사들은 하나의 아나로그 처리기로 baseband 아나로그 신호를 처리 할 수 있도록 설계하였다. RF 부분은 아직 별도의 PCB에 제작되는데 이유는 IF 부분의 송.수신부가 공간을 많이 차지하며, RF 부분에는 가격을 내리기 위해 개별 소자들이 많이 쓰이기 때문이다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 1996.06a
• /
• pp.213-216
• /
• 1996

HDTV는 DTV에 비해 공간해상도가 4∼6배 이상됨에 따라 처리할 샘플수가 증가하게 된다. 따라서 기존의 DTV급으로 개발된 칩세트나 코덱을 그대로 HDTV 코덱 개발에 적용하기가 어렵게 된다. 따라서 HDTV의 높은 샘플링 주파수 때문에 HDTV 코덱은 화면분할 방식과 같은 새로운 코덱 구조를 가지게 되며, 그 분할된 각각은 기존의 DTV급 코덱으로 처리할 수 있게 된다. 이 때 각 대역마다 발생되는 부호화된 비트수가 다르기 때문에 일정한 전송율로 채널을 통하여 전송되기 위해서 버퍼 및 율제어 방식에 필요하게 된다. 본 논문에서는 각 대역별 영상의 특성과 버퍼 상황에 따라 적응적으로 율제어를 수행함으로써 화질의 균일성을 도모하고 부호화 효율을 증가시킬 수 있는 새로운 율제어 방식을 제안하였다. 또한 장면 전환이 발생했을 때에도 적응적으로 율제어를 수행할 수 있는 장면전환 검출 및 이를 이용한 적응적 율제어방식을 제안하였다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.411-414
• /
• 2010

본 논문은 비디오 처리를 위한 고성능의 메모리 제어기를 설계하였다. 메모리 제어기는 arbiter에 의해 제어되며 이것은 메모리 억세스를 요구하는 모듈들의 요구 신호를 받아 데이터를 전송하는 역할을 해주게 된다. 구현된 메모리 제어기는 버스를 사용하기 위한 승인을 받기 위해서 마스터와 신호를 주고 받는 MAU블록, grant 신호를 디코딩하고 컨트롤 신호의 상태를 정의한 arbiter 블록, SDRAM의 ac parameter를 저장하고 bank의 준비 여부, read/write 가능 여부, precharge와 refresh의 가능 여부를 확인하여 system과 read/write가 준비되었다는 신호를 출력, SDRAM의 실질적인 입력신호를 생성하는 memory accelerator 블록, 생성된 입력신호를 저장하고 마스터에서 직접 write data를 입력 받는 memory I/F 블록으로 구성된다. 이 메모리 제어기는 174.28MHz의 주파수로 동작하였다. 본 설계는 VHDL을 이용하여 설계되었고, ALTERA의 Quartus II를 이용하여 합성하였다. 또한 ModelSim을 이용하여 설계된 회로를 검증하였다. 구현된 하드웨어는 StatixIII EP3SE80F1152C2 칩을 사용하였다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1670-1671
• /
• 2007

산업분야의 통신시스템에는 주로 RS232C 통신, RS485 통신, CAN 통신 등이 주로 사용되었다면 근래에는 고속통신이 가능하며 공장 자동화(CIM)나 시스템 통합에 편리한 이더넷통신이 사용되고 있는 추세이다. 즉, 기존의 PC와 프로세서간의 통신의 방식에서 랜 선을 이용하여 원거리에서 프로세서의 제어와 모니터가 가능하도록 구현되는 실정이다. 이더넷을 통해 연결된 시스템은 $10Mbps{\sim}100Mbps$의 빠른 속도로 모니터링과 제어가 가능하여 널리 사용되고 있다. 본 논문에서는 승압형 컨버터를 구현하기 위하여 마이크로프로세서는 컨버터의 입력전압과 출력전압이 필요하며 이를 마이크로프로세서 내부에 있는 12비트A/D변환기로 구현하였다. 전압 제어를 위해서 본 논문에서는 25us 마다 PWM의 ON/OFF 폭을 미리 예측한 후 타이머를 이용하여 A/D 변환을 하도록 하였다. 원 칩 마이크로프로세서인 DSP(TMS320F2812)의 PWM 기능을 이용하여 승압형 컨버터에서 출력되는 전압을 계측하여 PID 제어이론을 바탕으로 전압을 제어하였다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.19 no.6
• /
• pp.175-181
• /
• 2019

For the purpose of Application to the small radar sensor, the MMIC Chip, which is the core component of the W-band, was designed in Korea according to the characteristics of the transceiver and manufactured by 0.1㎛ GaAs pHEMT process, and compared with the MMIC chip purchased overseas. The noise figure of low noise amplifier, insertion loss of the switch and image rejection performance of the down-converted mixer MMIC chip showed better characteristics than those of commercial chips. The MMIC chip developed in domestic was applied to the transmitter and receiver through W-band waveguide low loss transition structure design and impedance matching to verify the performance after the fabrication is 9.17 dB, which is close to the analysis result. As a result, it is judged that the transceiver can be applied to the small radar sensor better than the MMIC chip purchased overseas.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.2
• /
• pp.61-71
• /
• 2007

The instruction level parallelism, which has been used to improve the performance of processors, expose its limit. The change of a control flow by a branch miss prediction is one of the obstacles that restrict the instruction level parallelism. The single chip multiprocessors have been developed to utilize the thread level parallelism. However, we could not use the maximum performance of the single chip multiprocessor in case of executing the coded programs without considering the multi-thread. In order to overcome the two performance degradation factors, in this paper, we suggest the concurrent branch execution method that applies to the multi-path execution method at a single chip multiprocessor. We executes all two flows of the conditional branch using the idle core processor. Through this, we can improve the processor's efficiency with blocking the control flow termination by the branch instruction and reducing the idle time. We analyze the effects of concurrent branch execution proposed in this paper through the simulation. As a result of that, concurrent branch execution reduces about 20% of idle time and improves the maximum 10% of the branch prediction accuracy. We show that our scheme improves the overall performance of maximum 39% compared to the normal single chip multiprocessor and maximum 27% compared to the superscalar processor.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2012.05a
• /
• pp.185-187
• /
• 2012

In this paper, the MR fluid damper to the application of the paramagnetic (paramagnetic) particles dispersed in the MR fluid inside the magnet current caused by the MR damper using the principles of the internal fluid delivery yield stress variation is characterized in Silky. In other words, the current strength of the MR fluid damper according to the internal friction coefficient varies phenomenon is to use. The MR fluid damper to control the MCU that you want to use Microchip's dsPIC chips, and current control in order to improve performance by using the PWM and UART communication to an external monitor to monitor the entire system was designed. In this study using MR fluid dampers and dsPIC chip dehydration process happens when a washing machine vibration and noise, vibration and noise reduction sikidorok washing machine protection systems are proposed.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.11 no.2
• /
• pp.461-468
• /
• 2010

This paper presents a simple digital LCD backlight inverter using a single-chip microcontroller. The proposed inverter reduces the ignition voltage and eliminates the current spikes and hence improves the ignition behavior of the cold cathode fluorescent lamp(CCFL). Thus it increases the CCFL's life span. This is achieved by implementing a digital dimming control algorithm, that contains the soft-starting algorithm, all on a single-chip microcontroller. The inverter utilizes the full-bridge resonant circuit topology. The design example along with a simple analysis for the inverter is shown, and the experimental results of the designed prototype results in close agreement with the theoretical analysis and explanation. The overall system's power efficiency is approximately 85%. Compared with conventional inverters, the ignition voltage is reduced by around 30% without any lamp current spike occurring during the dimming control operation.

• Journal of IKEEE
• /
• v.24 no.3
• /
• pp.803-813
• /
• 2020

This paper presents a high efficiency resonant flyback converter using a single-chip microcontroller. The proposed converter primary performs the resonant switching by applying the asymmetrical pulse-width modulation (APWM) to the half-bridge power topology. And the converter secondary uses the diode flyback rectifier as its power topology and operates with the zero current switching (ZCS). Thus the proposed converter achieves high efficiency. The total structure of proposed converter is very simple because it uses a single-chip microcontroller and bootstrap circuit for its control and drive, respectively. First, this paper describes the converter operation according to each operation mode and shows its steady-state analysis. And the software control algorithm and drive circuits operating the proposed converter are explained. Then, the operation characteristics of proposed converter are shown through the experimental results of an implemented prototype based on each explanation.