• 전력전자학회논문지
• /
• 제14권1호
• /
• pp.1-7
• /
• 2009

삼상 계통 연계 인버터에서 LCL 필터를 연결시키는 두 가지 방법이 존재한다. 하나는 일반적으로 사용하는 Y-결선 LCL 필터가 있고 다른 형태로 $\Delta$-결선 LCL 필터가 있다. Y-결선 LCL 필터를 사용하는 시스템의 모델은 계산되어 있는 반면에, $\Delta$-결선 LCL 필터를 사용하는 시스템의 모델은 공식화되어져 있지 않다. 그리하여 $\Delta$-결선 LCL 필터를 사용하는 시스템의 수학적인 모델을 제안한다. 또한 Y-결선 LCL 필터와 $\Delta$-결선 LCL 필터 각각의 커패시터에 흐르는 전류 고조파에 대한 비교를 포함한다. $\Delta$-결선 LCL 필터를 사용하는 시스템이 계통전류를 제어하는데 더 유리함을 실험을 통해 입증한다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1992년도 한국자동제어학술회의논문집(국내학술편); KOEX, Seoul; 19-21 Oct. 1992
• /
• pp.912-916
• /
• 1992

In this paper we investigate the connection between the continuous-time FIR(finite impulse response) filter and the corresponding discrtet-time FIR filter with fast sampling. The interconnection is established by formulating the discrete-time case using delta operators which has superior numerical properties in discretizing prcedure. The aim of this paper is to present a unified FIR filter using the .delta.-operator and to show that, as sampling interval .DELYA. aperator to zero, the results of this filter converge to the corresponding continuous-time reuslts, which implies that the unified FIR filter unifies continous-time FIR filter and discrtet-time FIR filter.

• 한국멀티미디어학회논문지
• /
• 제3권2호
• /
• pp.184-191
• /
• 2000

본 논문에서는 선행 연구한 $\Delta$-형 필터를 토대로 하여 이의 특성을 종합적으로 비교 분석하였다. 먼저 화면 확장을 위한 $\Delta$-형 필터의 알고리즘에 대해서 논하였고, 이의 특성, 즉 $\Delta$-형 필터의 에지보존특성과 알고리즘에 근거하여 기존 방식들과의 연산량을 비교하였다. 그리고 제안한 방식과 기존의 알고리즘을 PSNR을 도입하여 정량적으로 비교하였으며, Synopsys VHDL에 의한 구현을 통하여 하드웨어의 복잡성을 비교하였다. 마지막으로 $\Delta$-형 필터의 특징과 trade off에 대해서 논하였다.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.141-148
• /
• 2012

Oversampling 기법을 사용한 analog-to-digital (A/D) 컨버터에서 샘플링 된 신호의 signal bandwidth를 낮추어 주기 위해 데시메이션 필터가 사용된다. 본 논문은 sigma-delta ADC에 사용될 수 있는 저전력 4 단 32 bit 데시메이터 필터 디자인을 제안한다. 디지털 데시메이션 필터는 CIC(cascaded integrator-comb) filter와 세 개의 half-band FIR filter로 이루어져 있다. 전력소모를 최소화하기 위하여 CIC filter에는 pipeline구조가 사용되었고, FIR 필터의 multiplier 구조를 최적화하기 위하여 Canonic Signed Digit (CSD) 코드가 사용되었다. 130nm CMOS 공정으로 설계 자동화 CAD 도구를 사용하여 타이밍, 면적, 전력소모를 최적화하여 98.304 MHz 주파수에서 697 uW의 전력을 소모면서 32 bit, 192 kHz 아웃풋을 낼 수 있다.

• 호남수학학술지
• /
• 제39권2호
• /
• pp.199-216
• /
• 2017

In the paper [Y. B. Jun, B. Davvaz and A. Khan, Filters of ordered semigroups based on the fuzzy points, JIFS 24 (2013) 619-630]. Jun et al. discussed the notion of (${\in},{\in}{\vee}q_k$)-fuzzy left (resp., right) filters as a generalization of the notion of (${\in},{\in}{\vee}q$)-fuzzy left (resp., right) filters of ordered semigroups. In this article, we try to obtain a more general form that (${\in},{\in}{\vee}q_k$)-fuzzy left (resp., right) filters in ordered semigroups. The notion of (${\in},{\in}{\vee}q_k^{\delta}$)-fuzzy left (resp., right) filters is discussed, and several properties are investigated. Characterizations of an (${\in},{\in}{\vee}q_k^{\delta}$)-fuzzy left (resp., right) filter are established. A condition for an (${\in},{\in}{\vee}q_k^{\delta}$)-fuzzy left (resp., right) filter to be a fuzzy left (resp., right) filter is provided. The important achievement of the study with an (${\in},{\in}{\vee}q_k^{\delta}$)-fuzzy left (right) filter is that the notion of an (${\in},{\in}{\vee}q_k$)-fuzzy left ( right) filter and hence an (${\in},{\in}{\vee}q$)-fuzzy left (resp. right) filter are special cases of an (${\in},{\in}{\vee}q_k^{\delta}$)-fuzzy left (resp. right) filter, and thus several results in published papers are becoming corollaries of our results obtained in this paper.

• 한국정보통신학회논문지
• /
• 제19권11호
• /
• pp.2649-2655
• /
• 2015

오버샘플링 방식을 기본으로 하는 시그마-델타 ADC는 고해상도를 구현할 수 있는 반면 고속 동작 시에는 높은 Signal to Noise and Distortion Ratio (SNDR) 성능을 달성하기 어려운 특성이 있다. 본 논문에서는 고속 동작 시에도 시그마-델타 ADC의 높은 SNDR 제공을 위한 데시메이션 필터의 설계 및 구현을 보인다. 이 데시메이션 필터는 통과 대역 내에서 신호의 왜곡을 최소화하기 위해 Butterworth 구조로 구성 하였다. 성능을 검증하기 위해 1-bit, 3차, OSR=64인 시그마-델타 모듈레이터에 제안된 데시메이션 필터를 적용하여 실험을 하였다. 시뮬레이션 실험을 통해 기존에 널리 쓰이던 CIC(cascaded integrator-comb) 방식의 데시메이션 필터 대비 제안된 Butterworth 구조의 데시메이션 필터가 매우 낮은 통과대역 왜곡을 가지며 따라서 높은 SNDR을 제공한다는 결과를 보인다.

• 전기학회논문지P
• /
• 제59권1호
• /
• pp.64-70
• /
• 2010

This paper presents how to decide on tuning factor(${\delta}$) and quality factor(Q) values in design of single-tuned passive harmonic filters. Tuning factor(${\delta}$) and quality factor(Q) values have to consider before decision on circuit parameters of passive filters. A Study on these two value has not been scarcely performed and only experienced values has been used in passive harmonic filter design by far. As a experienced value, in cases of 5th and 7th filter, tuning factor(${\delta}$) is about 0.94 and 0.96 respectively and quality factor(Q) is, in all cases of, 50. If Single-tuned passive harmonic filter will be off-tuned, performance of filter will be decreased steeply and occur to parallel resonance between system reactance and filter capacitance. Therefore During the operation, In order not to off-tuning, Filter must be tuned at former order than actual tuning order. This is the same that total impedance of filter must have a reactive impedance. In this paper, Tuning factor(${\delta}$) is decided via example of real system and using the bode-plot and then performance of filters confirmed by filter current absorbtion rate. And Quality factor(Q) decided using the bode plot in example system and then performance of filters confirmed by filter current absorbtion rate also, which makes a calculated filter parameters to satisfy IEEE-519 distortion limits. Finally, Performance of the designed passive harmonic filter using the tuning factor(${\delta}$) and quality factor(Q) values, decided in this paper is verified by experiment and shows that 5th, 7th, 9th, 11th and 13th current harmonic distortions are decreased within IEEE-519 distortion limits, respectively.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.405-408
• /
• 2015

오버샘플링 방식을 기본으로 하는 시그마-델타 ADC는 고해상도를 구현할 수 있는 반면 고속 동작 시에는 높은 Signal to Noise and Distortion Ratio (SNDR) 성능을 달성하기 어려운 특성이 있다. 특히 데시메이션 필터의 특성에 따른 고속 ADC의 SNDR의 저하가 크다. 본 논문에서는 고속 동작 시에도 시그마-델타 ADC의 높은 SNDR 제공을 위한 데시메이션 필터의 설계 및 구현을 보인다. 이 데시메이션 필터는 넓은 입력 신호 주파수 대역 내에서 신호의 크기 왜곡을 최소화하기 위해 IIR filter 종류의 Butterworth filter 구조로 구성 하였다. 성능을 검증하기 위해 1-bit, 3차, OSR=64인 시그마-델타 모듈레이터를 포함한 시스마-델타 ADC에 제안된 데시메이션 필터를 적용하여 실험을 하였다. 시뮬레이션 실험을 통해 기존에 널리 쓰이던 CIC(cascaded integrator-comb) 방식의 데시메이션 필터 대비 제안된 Butterworth 구조의 데시메이션 필터가 매우 낮은 통과대역 왜곡을 가지며 따라서 높은 SNDR을 제공한다는 결과를 보인다.

• 한국통신학회논문지
• /
• 제22권7호
• /
• pp.1579-1589
• /
• 1997

This paper introduces a monolithic chip 3.3V high-performance continuous-tune filter used in a CDP that can reconstruct the PDM or PWM signal output of a .SIGMA..DELTA. D/A converter. We also mentioned an active RC filter structure and filter order satisfying high-linearity and the design specification. In desigining the OP-AMP, using a structure that accepts some distortion we could reduce the chip area, and reducing the DC path using a new biascircuit gave us better power performance. The designed.SIGMA..DELTA. D/A converter post-processing filter does its smoothering operations and reconstructs the data without reducing the performance of the system.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제53권2호
• /
• pp.111-117
• /
• 2004

The low-power design of the A/D converter is indispensable to achieve the compact bio-signal measuring device with long battery duration. In this paper, new decimation filter structure is proposed for the low-power design of the Sigma-Delta A/D converter in the bio-instruments. The proposed filter is based on the non-recursive structure of the CIC (Cascaded Integrator Comb) decimation filter in the Sigma-Delta A/D converter. By combining the CSD (Canonic Signed Digit) structure with common sub-expression sharing technique, the proposed decimation filter structure can significantly reduce the number of adders for implementation. For the fixed decimation factor of 16, the 15％ of power consumption saving is achieved in the proposed structure in comparison with that of the conventional polyphase CIC filter.