Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Charge Pump with Matched Delay Paths for Reduced Timing Mismatch

타이밍 부정합 감소를 위해 정합된 지연경로를 갖는 전하 펌프

  • 허주일 (전북대학교 전자정보공학부) ;
  • 허정 (전북대학교 전자정보공학부) ;
  • 정항근 (전북대학교 전자정보공학부)
  • Received : 2012.03.02
  • Accepted : 2012.05.03
  • Published : 2012.05.25
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a new charge pump is proposed to reduce the timing mismatch in the conventional current-steering charge pumps. Conventional current-steering charge pumps used NMOS input stages both for UP and DOWN signals, which resulted in different numbers of stage for UP and DOWN delay paths. The proposed charge pump has equalized the numbers of stages for UP and DOWN signals by using a PMOS stage for the DOWN signal. The simulation results show that the conventional current-steering charge pump has 14ns and 6ns for optimized timing mismatches between UP and DOWN signals for turn-on and turn-off, respectively. On the other hand, the proposed charge pump has improved timing mismatches of 6ns and 5ns for turn-on and turn-off, respectively. As a result, the reference spurs are reduced from -26dBc to -39dBc for the proposed charge pump. The proposed charge pump was designed by using $0.18{\mu}m$ CMOS technology. The measurement results show that the maximum variation of the charging and discharging current over the charge pump output voltage range of 0.3~1.5V is approximately 1.5%.

기존의 전류 스티어링 전하 펌프의 타이밍 부정합 감소를 위한 새로운 전하 펌프를 제안한다. 기존의 전류 스티어링 전하 펌프는 UP, DOWN 신호의 입력단에 NMOS를 사용하여 서로 다른 지연단 수를 갖게 된다. 제안한 전하 펌프에서는 DOWN 신호의 입력단에 PMOS를 사용함으로써 UP, DOWN 신호의 지연단 수를 동등하게 한다. 기존의 전류 스티어링 전하 펌프를 최적화하여 시뮬레이션한 결과 턴온과 턴오프에 대하여 지연시간의 차이는 각각 14ns, 6ns 이다. 반면에 제안한 전하 펌프는 타이밍 부정합이 향상되어 턴온과 턴오프에 대하여 지연시간의 차이는 각각 6ns, 5ns 이다. 타이밍 부정합의 감소로 인하여 기준 스퍼는 -26dBc에서 -39dBc로 줄어들었다. 제안하는 전하 펌프는 CMOS $0.18{\mu}m$ 공정을 사용하여 설계하였다. 측정 결과 전하 펌프 출력 전압 범위 0.3~1.5V에서 최대 1.5%의 전류 부정합을 보인다.

Keywords

References

  1. 이재환, "전하 펌프의 전류 부정합 감소를 위한 피드포워드 방식", 전자공학회 논문지, 제46권, 제1호 (통권 제325호), 63-27쪽, 2009년1월
  2. F. Gardner, "Charge-pump phase-locked loops," IEEE Trans. Communications, vol. com-28, no. 11, pp. 1849-1858, Nov. 1980.
  3. M. Johnson, E. Hudson, "A variable delay line PLL for CPU-coprocessor synchronization," IEEE JSSC, vol. 23, no. 5, pp. 1218-1233, Oct. 1988.
  4. B. Razavi, Design of Analog CMOS Integrated Circuits, pp. 562-567, McGraw-Hill, 2001.
  5. W. Rhee, "Design of high-performance CMOS charge pumps in phase-locked loops," in Proc. ISCAS, Vol. 2, pp. 542-548, Orlando, FL. USA, July 1999.
  6. B. Terlemez, "Oscillation control in CMOS phase-locked loops," Ph.D. Dissertation, Georgia Institute of Technology, Nov. 2004.
  7. J. Maneatis, "Low jitter process-independent DLL and PLL based on self-biased techniques,"IEEE JSSC, vol. 31, no. 11, pp. 1723-1732, Nov. 1996.
  8. N. Jae-Hyung, "Design of the charge pump for current mismatch reduction," Master's thesis, Department of Electronics Engineering, Chonbuk National University, Feb. 2008.
  9. R. Jacob Baker, CMOS Circuit Design, Layout, and Simulation, Second Edition, IEEE Wiley, 2005.