Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Built-in Self-Test of Static Parameters for Analog-to-Digital Converters

아날로그-디지털 변환기의 정적 파라미터 테스트를 위한 내장 자체 테스트 방법

  • Kim, In-Cheol (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Jang, Jae-Won (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kang, Sung-Ho (Department of Electrical and Electronic Engineering, Yonsei University)
  • 김인철 (연세대학교 전기전자공학과) ;
  • 장재원 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Received : 2011.12.02
  • Accepted : 2012.05.03
  • Published : 2012.05.25
Download PDF
⟨ Previous Next ⟩

Abstract

A new BIST(Built-In Self-Test) scheme to test ADC(Analog-to-Digital Converter) with a transition detector is proposed. The proposed BIST is able to replaces histogram method, the most popular approach in static testing of ADC. With a ramp signal as an input test stimulus, the proposed BIST calculates ADC's static parameters such as offset, gain, INL(Integral Non-Linearity) and DNL(Differential Non-Linearity). The three detectors in the proposed BIST can deal with a transient zone problem, a phenomenon due to random noise in real test environments and are cost efficient at various acceptable ranges determined as a test spec. The simulation results validate that our method performs accurate static test and show the reduction of the hardware overhead.

본 논문은 천이 검출기를 이용하여 아날로그-디지털 변환기(ADC)의 정적 파라미터를 테스트 하는 내장 자체 테스트 방법을 제안한다. 제안하는 방법은 ADC의 정적 테스트에서 가장 널리 사용되는 히스토그램 방법을 대체할 수 있다. 입력되는 테스트 신호는 상향 램프 신호를 사용하며 오프셋, 게인, INL(Integral Non-Linearity), DNL(Differential Non-Linearity)과 같은 정적 파라미터를 테스트 할 수 있다. 제안하는 방법은 실제 테스트 환경에서 랜덤 노이즈에 의해 발생할 수 있는 천이 구간 문제를 해결할 수 있으며, 테스트 스펙으로 주어지는 오차 허용 범위의 다양한 경우에 대해서 효율적으로 테스트를 수행할 수 있다. 실험 결과는 제안하는 방법이 정적 테스트를 올바르게 수행하는 것과, 기존 방법에 비해 하드웨어 오버헤드가 줄어드는 것을 보여준다.

Keywords

References

  1. H. Jiang et al., "Testing High Resolution ADCs with Resolution/Accuracy Deterministic Dynamic Element Matched DACs," Proc. of ITC., pp. 1379-1388, Oct. 2004.
  2. 김기철 외, "내장된 자체 테스트를 위한 저전력 테스트 패턴 생성기 구조," 전자공학회 논문지, 제 47권 SD편, 제 8호, 29-35쪽, 2010년 8월.
  3. M. Renovell et al., "Hardware Resource Minimization for a Histogram-based BIST", Proc. of VTS, pp. 247-252, May 2000.
  4. Y. Wang et al., "Optimal Schemes for ADC BIST Based on Histogram", Proc. of ATS, pp. 52-57, Dec. 2005.
  5. H. Xing et al., "A Fully Digital-Compatible BIST Strategy for ADC Linearity Testing", Proc. of ITC, pp. 1-10, Oct. 2007.
  6. Y. Wen, "A BIST Scheme for Testing Analog-to-Digital Converters with Digital Response Analyses," Proc. of VTS, pp. 383-388, May 2005.
  7. I. Kim et al., "A New Analog-to-Digital Converter BIST Considering a Transient Zone", IEICE Trans. on Electron., vol. E90-C, no. 11, pp. 2161-2163, Nov. 2007. https://doi.org/10.1093/ietele/e90-c.11.2161
  8. I. Kim et al, "Built-in Self-test for A/D Converters in the Presence of Transient Zones", Proc. of ISOCC, pp. 141-144, Oct., 2007.
  9. M. Burns et al, An Introduction to Mixed-Signal IC Test and Measurement, Oxford University Press, pp. 460-461, 2001.
  10. W. Lee et al., "A High Precision Ramp Generator for Low Cost ADC Test", Proc. of ICSICT, pp. 2103-2106, Oct., 2008.