Design of Hybrid Parallel Architecture for Fast IP Lookups

고속 IP Lookup을 위한 병렬적인 하이브리드 구조의 설계

  • 서대식 (연세대학교 전기·전자공학과) ;
  • 윤성철 (연세대학교 전기·전자공학과) ;
  • 오재석 (연세대학교 전기·전자공학과) ;
  • 강성호 (연세대학교 전기·전자공학과)
  • Published : 2003.05.01

Abstract

When designing network processors or implementing network equipments such as routers are implemented, IP lookup operations cause the major impact on their performance. As the organization of the IP address becomes simpler, the speed of the IP lookup operations can go faster. However, since the efficient management of IP address is inevitable due to the increasing number of network users, the address organization should become more complex. Therefore, for both IPv4(IP version 4) and IPv6(IP version 6), it is the essential fact that IP lookup operations are difficult and tedious. Lots of researcher for improving the performance of IP lookups have been presented, but the good solution has not been came out. Software approach alleviates the memory usage, but at the same time it si slow in terms of searching speed when performing an IP lookup. Hardware approach, on the other hand, is fast, however, it has disadvantages of producing hardware overheads and high memory usage. In this paper, conventional researches on IP lookups are shown and their advantages and disadvantages are explained. In addition, by mixing two representative structures, a new hybrid parallel architecture for fast IP lookups is proposed. The performance evaluation result shows that the proposed architecture provides better performance and lesser memory usage.

네트워크 프로세서를 설계하거나, 라우터와 같은 장비를 구현할 때, 가장 성능을 좌우하는 부분이 IP lookup 동작이라 할 수 있다. 어드레스 체계가 간단해지면 IP lookup 동작이 단순화될 수 있어 성능이 좋아질 수 있지만, 네트워크 사용자의 증가로 인하여 효율적인 어드레스 관리가 필요하게 됨으로써 어드레스 체계는 복잡해질 수밖에 없는 상황이 되었다. 따라서 IPv4나 IPv6에서나 마찬가지로 어드레스 체계의 복잡성에 의해 IP lookup 동작이 어렵고 시간이 오래 걸리는 작업이 되는 것은 받아들일 수밖에 없는 현실이 되었다 소프트웨어적으로나 하드웨어적으로 IP lookup 성능을 향상시킬 수 있는 방안들이 연구되어 왔지만, 아직까지 해결책이라고 단정지을 수 있을 만한 연구결과는 나오지 않고 있다. 소프트웨어적인 방법은 메모리 사용량을 줄일 수 있지만 IP lookup시 검색이 느리고, 하드웨어적인 방법은 빠르지만 하드웨어 오버헤드와 메모리 사용량이 크다는 문제가 있다 이에 이 논문은 지금까지의 IP lookup 동작을 향상시키기 위한 연구들을 정리해 보고, 이들의 장단점을 파악하도록 한다. 또한, 대표적인 소프트웨어와 하드웨어 구조를 혼합하고, 병렬적으로 구성하여 성능을 높일 수 있는 새로운 혼합 구조를 제안한다. 성능 평가 결과는 제안된 구조가 lookup 속도를 향상시키면서도, 메모리 사용량도 줄일 수 있다는 것을 보여준다.

Keywords

References

  1. Rich Seifert, The Switch Book : The Complete Guide to LAN Technology, John Wiley & Sons, Inc., 2000
  2. Pankaj Gupta, Steven Lin, and Nick Mckeown. 'Routing Lookups in Hardware at Memory Access Speeds,' Proceeding of Infocom 98, 1998, VOL.40, pp. 1240-1247 https://doi.org/10.1109/INFCOM.1998.662938
  3. A. McAuley and P. Francis. 'Fast Routing Table Lookup Using CAMs,' Proceeding of Infocom 93, 1993, VOL.3, pp. 1382-1391 https://doi.org/10.1109/INFCOM.1993.253403
  4. Ruiz-Sanchez, M.A.; Biersack, E.W. ; Dabbous, W.. 'Survey and taxonomy of IP address lookup algorithms,' IEEE Network, VOL.15, Mar/Apr 2001, pp. 8-23 https://doi.org/10.1109/65.912716
  5. S. Nilsson and G. Karlsson, 'Fast address lookup for Internet routers,' Proceeding of IFIP 4th Int. Conf. Broadband Communications, Apr. 1998, pp. 11-22
  6. W. Eatherton, 'Hardware-Based Internet Protocol Prefix Lookups,' Master's thesis, Washington Univ., 1999
  7. D. Pao et al., 'Efficient Hardware Architecture for Fast IP Address Lookup,' Proceeding of IEEE INFOCOM '02, 2002, pp. 555-561 https://doi.org/10.1109/INFCOM.2002.1019300
  8. DegerMark, et al. 'Small Forwarding Tables for Fast Routing Lookups,' Proceeding of ACM Sigcomm 97, 1997, pp. 3-14 https://doi.org/10.1145/263109.263133
  9. Internet Performance Measurement and Analysis Project, University of Michigan and Merit Network, URL : http://www.merit.edu/ipma