Journal of the Korean Institute of Telematics and Electronics D (전자공학회논문지D)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Power MOSFET Driver with Protection Circuits

보호 회로를 포함한 전력 MOSFET 구동기

  • Han, Sang-Chan (ASIC Design Lab., Electronic Engineering, Korea University) ;
  • Lee, Soon-Seop (ASIC Design Lab., Electronic Engineering, Korea University) ;
  • Kim, Soo-Won (ASIC Design Lab., Electronic Engineering, Korea University) ;
  • Lee, Duk-Min (Device Development of LAB. System IC Division Hyundai Electronics Industries Co. Ltd.) ;
  • Kim, Seong-Dong (Device Development of LAB. System IC Division Hyundai Electronics Industries Co. Ltd.)
  • 한상찬 (高麗大學敎 電子工學科, ASIC 設計 硏究室) ;
  • 이순섭 (高麗大學敎 電子工學科, ASIC 設計 硏究室) ;
  • 김수원 (高麗大學敎 電子工學科, ASIC 設計 硏究室) ;
  • 이덕민 (現代 電子 株式會社 System IC 硏究所 素子 開發 硏究室) ;
  • 김성동 (現代 電子 株式會社 System IC 硏究所 素子 開發 硏究室)
  • Published : 1999.02.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a power MOSFET driver with protection circuits is designed using a 2${\mu}m$ high-voltage CMOS process. For stable operations of control circuits a power managing circuit is designed, and a voltage-detecting short-circuit protection(VDSCP) is proposed to protect a voltage regulator in the power control circuit. The proposed VDSCP scheme eliminates voltage drop caused by a series resistor, and turns off output current under short-circuit state. To protect a power MOSFET, a short-load protection, a gate-voltage limiter, and an over-voltage protection circuit are also designed A high voltage 2 ${\mu}m$ technology provides the breakdown voltage of 50 V. The driver consumes the power of 20 ~ 100 mW along its operation state excluding the power of the power MOSFET. The active area of the power MOSFET driver occupies $3.5 {\times}2..8mm^2$.

본 논문에서는 2${\mu}m$ 고전압 CMOS 공정을 사용한 보호 회로를 포함한 전력 ,MOSFET 구동기를 설계하였다. 제어 회로의 안정한 동작을 위하여 전원 관리 회로를 설계하였으며 전원 관리 회로의 전압 레귤레이터의 보호를 위하여 전압 검출 방식의 단락 보호 회로를 제안하였다. 전압 검출 방식(Voltage-Detection Short Circuit Protection; VDSCP)은 직렬 저항에 의한 전압 강하가 없고, 출력단 단락 상태에서 전압원의 전류를 출력단에 흐르지 못하도록 하는 특성이 있다. 전력 MOSFET를 보호하기 위하여 부하 단락 보호회로, 게이트 전압 제한 회로, 과전압 보호 회로를 설계하였으며, 50V의 항목 전압을 닺는 공정을 이용하여 전력 MOSFET 구동기를 위한 2${\mu}m$ 고전압 CMOS 공정을 개발하였다. 전력 MOSFET이 소비하는 전력 이외에 구동기가 소비하는 전력은 전력 MOSFET 구동 상태에 따라 20 ~ 100mW의 범위에 있는 것으로 확인하였다. 주문형으로 제작된 전력 MOSFET 구동기의 active area의 크기는 $3.5 {\times}2..8mm^2$이다.

Keywords